Статические триггеры

Интегральные триггеры

Переключающие схемы

Лекция 9

Обработка асинхронных сигналов

Последовательностные схемы реализуются в асинхронном и синхронном вариантах. Асинхронная реализация требует меньших затрат, но чревата определенными

трудностями, так как необходимо отличать достоверные данные от переходных состояний, появляющихся на короткие промежутки времени из-за различий в быстродействии элементов схемы. В синхронных системах дело обстоит гораздо проще.

Какие-либо события в той или иной части схемы реализуются одновременно

с фронтом тактового импульса, что позволяет опознавать стационарное состояние системы по состоянию тактового импульса. Соответственно всегда стремятся

построить схему так, чтобы все события в ней были приурочены только к положительному либо отрицательному фронту тактового импульса. При запуске всех цепей, например, отрицательным фронтом можно быть уверенным в том, что система

в целом пребывает в стационарном состоянии, пока функция состояния синхроимпульса остается равной 1.

Как правило, внешние данные поступают в систему, не будучи синхронизированными ее тактовыми импульсами. Чтобы обеспечить синхронную обработку таких данных, их надо предварительно обработать. Для этого обычно применяют специальные схемы синхронизации.

Под переключающей схемой понимают устройства последовательностного типа

для реализации логических функций с дополнительной способностью запоминать

отдельные состояния переменных. В отличие от комбинационных схем, переменные y_j

на выходе переключаемой схемы зависят не только от входных переменных x_i, но и от предыстории, определяемой состоянием триггеров.

В следующих разделах прежде всего рассматриваются устройство и принцип

действия интегральных триггеров.

В лекции 6 уже говорилось о простых триггерах на транзисторах. Далее мы

опишем принцип действия триггеров, ориентируясь на логические элементы. Это

позволит осознать принципы их функционирования безотносительно к используемым схемотехническим приемам.

Два элемента ИЛИ–НЕ с обратной связью между ними (рис. 9.1) образуют триггер с комплементарными выходами Q и `Q и входами запуска (S) и сброса (R).

Если входным состояниям присвоить комплементарные значения S = 1 и R = 0,

получим:

(9.1)

и

(9.2)

Следовательно, оба выхода характеризуются истинно комплементарными состо-

яниями. Аналогично при S = 0 и R = 1 получим обратное состояние выхода, но при

R = S = 0 текущее состояние выхода не меняется. На этом основано использование

RS-триггера в качестве запоминающего элемента. При R = S = 1 оба выхода обнуля-

ются, однако их состояние оказывается неопределенным, если S и R одновременно

становятся равными нулю. Поэтому обычно состояние входов R = S = 1 считается

недопустимым. Таблица истинности (табл. 9.1) дает представление о переключении

RS-триггера.

В лекции 7 было показано, что логическое уравнение не меняется при инвертировании всех переменных и взаимной замене логических операций (+)

и (×). Воспользовавшись данным правилом, приходим к RS-триггеру на логических элементах И–НЕ (рис. 9.2) с той же таблицей истинности (см. табл. 9.1). Надо лишь иметь в виду, что входными переменными теперь служат и . Поскольку в дальнейшем предстоит часто сталкиваться с RS-триггером на логических элементах И–НЕ, приведем его таблицу истинности (табл. 9.2) для входных переменных ` и .

Дата добавления: 2014-01-15