Программируемые логические интегральные схемы

Рис. 29.1. Базовая структура ПЛМ

Рис. 29.2. Схемотехника ПЛМ, реализованной в биполярной технологии(а), элементы связей в матрицах И (б) и ИЛИ (в)

Таблица 29.1

Символика программирования ПЛМ

x 1	x 2	x 3	x 4	F 1	F 2	F 3
L	L	H	–	A	A	•
–	H	L	–	A	•	•
H	–	–	L	A	•	A
H	L	L	–	•	A	•
H	H	–	H	•	A	•
–	H	L	H	•	A	•
H	L	–	–	•	•	A

Рис. 29.3. Упрощенное изображение схемы многовходового логического элемента (а) и ПЛМ (б)

Рис.29.4. Фрагмент схемы ПМЛ

Рис.29.5. Структуры БМК канального (а), бесканального (б) и блочного (в) типов: 1 – базовые ячейки: 2 – каналы трассировки

Рис.29.6. Структура FPGA

Рис.29.7. Фрагмент структуры CPLD

Рис.29.8. Фрагмент схемы программируемой матрицы связи

Рис. 29.9. Структура FPAA ispPAC20

Рис.29.10. Структурная схема FPAA AN221E04

Рис.29.11. Конфигурируемый аналоговый блок

Рис.29.12. Структура SoC APEX20K

Рис.29.13. Структурная схема SoC семейства А7

Дата добавления: 2014-01-15