Транзакции шины PCI

Факультативные сигналы шины PCI

Сигнал	Количество Задающее линий устройство	Подчиненное Комментарий устройство
REQ64#	1 X	Запрос на осуществление 64-битной транзакции
АСК64#		Разрешение 64-битной транзакции
AD	32 х	Дополнительные 32 бита адреса или данных
PAR64	1 X	Проверка четности для дополнительных 32 битов адреса или данных
С/ВЕ#	4 х	Дополнительные 4 бита для указания, какие байты из слова нужно считать (или записать)
LOCK	1 X	В многопроцессорных системах: блокировка шины при осуществлении транзакции одним из процессоров
SBO#		Обращение к кэш-памяти другого процессора
SDONE		Отслеживание адресов, по которым произошли изменения, завершено.
INTx		Запрос прерывания
JTAG		„ Сигналы тестирования IEEE 1149.1 JTAG
M66EN		Сигнал связывается с источником питания или с «землей» (66 МГц или 33 МГц)

Сигналы REQ# и GNT# предназначены для арбитража шины. Они устанавли­ваются не тем устройством, которое является задающим в данный момент, а тем, которому нужно стать задающим. Последний обязательный сигнал, RST#, исполь­зуется для перезагрузки системы, которая происходит, либо если пользователь на­жмет кнопку RESET, либо если какое-нибудь системное устройство обнаружит фатальную ошибку. После установки этого сигнала компьютер перезагружается.

Перейдем к факультативным сигналам, большинство из которых связано с рас­ширением разрядности с 32 до 64 битов. Сигналы REQ64# и АСК 64# позволяют задающему устройству попросить разрешение осуществить 64-битную транзак­цию, а подчиненному устройству принять эту транзакцию. Сигналы AD, PAR64 и С/ВЕ# являются расширениями соответствующих 32-битных сигналов.

Следующие три сигнала не связаны с противопоставлением 32 бита — 64 бита. Они имеют отношение к многопроцессорным системам. Не все платы PCI поддер­живают такие системы, поэтому эти сигналы являются факультативными. Сигнал LOCK позволяет блокировать шину для параллельных транзакций. Следующие два сигнала связаны с отслеживанием всех адресов, по которым происходит изме­нение данных. Подобное отслеживание необходимо для того, чтобы сохранить не­противоречивость кэш-памяти различных процессоров.

Сигналы ШТ_Х нужны для запроса прерываний. Плата PCI может содержать до четырех логических устройств, каждое из которых имеет собственную линию за­проса прерывания. Сигналы JTAG предназначены для процедуры тестирования IEEE 1149.1 JTAG. Наконец, сигнал M66EN связывается либо с источником пита­ния, либо с «землей», что определяет тактовую частоту. Она не должна меняться во время работы системы.

Шина PCI в действительности очень проста. Чтобы лучше понять это, рассмотрим временную диаграмму на рис. 3. Здесь мы видим транзакцию чтения, за ней сле­дует пустой цикл и транзакция записи, которая осуществляется тем же задающим устройством.

Во время цикла Ti на заднем фронте синхронизирующего сигнала задающее устройство помещает адрес на линии AD и команду на линии С/ВЕ#. Затем зада­ющее устройство устанавливает сигнал FRAME#, чтобы начать транзакцию.

Во время цикла Т₂ задающее устройство переключает шину, чтобы подчинен­ное устройство могло воспользоваться ею во время цикла Тз. Задающее устрой­ство также изменяет сигнал С/ВЕ#, чтобы указать, какие байты в слове ему нужно считать.

Во время цикла Т₃ подчиненное устройство устанавливает сигнал DEVSEL#. Этот сигнал сообщает задающему устройству, что подчиненное устройство полу­чило адрес и собирается ответить. Подчиненное устройство также помещает дан­ные на линии AD и выдает сигнал TRDY#, который сообщает задающему устрой­ству о данном действии. Если подчиненное устройство не может ответить быстро, оно не снимает сигнал DEVSEL#, который сообщает о его присутствии, но при этом не устанавливает сигнал TRDY# до тех пор, пока не сможет передать данные. При такой процедуре вводится один или несколько периодов ожидания.

Рис. 3. Примеры 32-битных транзакций в шине PCI. Во время первых трех циклов происходит операция чтения, затем идет пустой цикл, а следующие три цикла — операция записи

В нашем примере (часто это бывает и в действительности) следующий цикл пустой. Мы видим, что в цикле Т₅ то же самое задающее устройство иницииру­ет процесс записи. Сначала оно, как обычно, помещает адрес и команду на шину. В следующем цикле оно выдает данные. Поскольку линиями AD управляет одно и то же устройство, цикл реверсирования передачи не требуется. В цикле Т₇ память принимает данные.

Дата добавления: 2014-01-20