Пример интегрального контроллера синхронизации К583ВГ1

Контроллер (рис. 38) строится на базе двух ПЛМ (ПЛМ1, ПЛМ2), циклического 10-ти разрядного регистра сдвига (ЦРС), встроенного ГТИ, устройства управления (УУ) и устройства контроля (УК). ГТИ имеет входы Х1, Х2 для подключения внешнего резонатора или источника внешней опорной частоты и формирует тактовые импульсы CLKO с максимальной частотой 20 МГц. В пределах периода ГТИ возможна небольшая коррекция его длительности путем изменения потенциала на входе подстройки FRIG.

Для запуска контроллера выход CLKO подключается к входу CLKI, по сигналу CLR производится установка ЦРС в исходное состояние (0 в младшем разряде), и по сигналу старта STR осуществляется запуск циклического сдвига в ЦРС с тактовой частотой CLKI. Сигналы INT0 и INT1 позволяют приостанавливать сдвиг соответственно на четных и нечетных разрядах ЦРС.

Выходные шины ЦРС через ПЛМ1 подключаются к выходам полуфаз синхронизации!S0 –!S9. Эти импульсы являются унитарными инверсными импульсами, на базе которых с помощью внешних логических схем формируется требуемая картина распределения синхроимпульсов. Для циклического повторения i (i = 2…10) полуфаз выход!S(i–2) заводится на вход обратной связи CNT, что позволяет варьировать период Тмц в пределах от двух до десяти тактовых импульсов. Длительность Тмц контролируется на ПЛМ2, воздействующей на УК, для которого по входам OPT1, OPT0 и MD задаётся тип цикла и признак включения контроля. Несоответствие сопровождается формированием сигнала ошибки ERR.

Временная диаграмма работы контроллера синхронизации приведена на рис. 39. По положительным фронтам тактовых импульсов CLKI осуществляется установка и сброс инверсных сигналов полуфаз с чётным номером (!S0,!S2,…,!S8), а по отрицательным фронтам – полуфаз с нечётными номерами (!S1,!S3,…,!S9).

Соседние выходные полуфазы контроллера перекрываются на полпериода CLKI, что исключает появление импульсных помех при объединении сигналов на схемах дополнительной логики.

Для настройки контроллера на цикл выработки десяти полуфаз!S0, …,!S9, необходимо подключить ко входу обратной связи СNT выходной сигнал!S8. В этом случает период синхронизации Тмц = 5t_CLKI = 250нс (при t_CLKI = 50нс).

В случае необходимости останова или растяжения периода синхронизации Тмц в определённый момент времени используются сигналы INT0 или INT1. На рис. 39 показано, как INT1 вызывает растяжение полуфазы!S3. Требуемые для синхронизации ОУ импульсы формируются из полуфаз путём объединения их на внешних логических схемах. Временные параметры импульсов синхронизации устройства будут обеспечиваться с точностью ±25нс.

Если для формирования временной диаграммы недостаточно 10 полуфаз, контроллеры соединяются последовательно - выход!S7 предыдущего подключается ко входу CNT последующего, а CLKO первого контроллера является тактовым импульсом и для всех остальных. Обратная связь обеспечивается подключением требуемого выхода!Si последнего из контроллеров ко входу CNT первого.

Дата добавления: 2014-01-20