По полноте команд

По разрядности

По тактовой частоте

По степени интеграции

-CISC

-RISC

7)по назначению:

-универсальное

-специализированные

№10 Архитектура микропроцессора i8086

Регистр.общего назначе РОН (АхВхСхDx)

Предназ.для хранения операндов и результ.операций

Ax(аккумулятор)-основной сумматор(яв-ся осн.регистром)

Вх(Base)- яв-ся базовым рег-м вычисления адреса

Сх(Counter) вступает в роли счетчика

Dx(Data)-в операциях ввода вывода содержит адрес порта ввода/вывода

Указательные группа (регистры смещения)

IP: SP-указ. стека (-структура данных представляющая из себя список элементов организованных по принципу LIFO (последним пришел, первым вышел))

BP- ук.базы.

Индексные регистры: SI-инд. источника

DI –инд. Приемника

Сегментные регистры

CS,SS,DS,ES используется для определения сегментов в памяти

№11 Адресация процессора i8086. Прерывания. Порты ввода/вывода

Имеется 8 регистров (АХ, СХ, DX, ВХ, SP, BP, SI, DI), которые можно использовать для хранения 16-разрядных данных; 8 регистров (AL, CL, DL, BL, АН, СН, DH, ВН), используемые для хранения 8-разрядных данных; 2 регистра ВХ, BP), используемые в качестве базовых, и 2 регистра (SI, Р1) используемые в качестве индексных.

Таким образом, все регистры являются регистрами специального назначения, для адресации которых используются следующие восемь способов (универсальные для всех команд):регистровая непосредственная; непосредственная;абсолютная (указывается смещение);регистровая косвенная; относительная по базе; индексная по базе;индексная; относительная и индексная с использованием программного счетчика (ПС). Структура команды сложения для этих регистров дана ниже: Режим и значение определяют исполнительные адреса. Приводятся адреса, соответствующие их значениям. Даже в случае индексной адресации 16-разрядное смещение в этом процессоре меньше, чем в процессоре MC68000. При смещении длиной 8 и 16 бит добавляют соответственно однобайтное и двухбайтное расширенное командное слово. В качестве абсолютного адреса используется двухбайтное расширенное командное слово длиной 16 бит. Отметим, что непосредственная адресация используется с различными кодами команд.

Порты ввода/вывода 8086 связь с другими компонентами ПК осуществляет с помощью портов ввода/вывода. Каждый порт идентифицируется 16-битным номером порта, значение которого лежит в диапазоне 0000h-FFFFh(65535)

Прерывание. 8086 поддерживает 256 различных прерываний с номером от 00h-FFh. Сегментные адреса 256 обработчиков прерываний, хранятся в таблице вектора прерываний, кот. хранятся по адресу 0000:0000h.

№12 Процессор 80286. Защищенный режим адресации 80286

80286- IBM PC AT

1982 – I компьютер с многозадачностью. Появился защищенный режим работы, кроме реального.

Процессор 80286, выпущенный в 1982 году, представляет второе поколение 16-разрядных процессоров. Он имеет специальные средства для работы в многопользовательских и многозадачных системах. Процессор имеет расширенную систему команд, которая кроме команд управления защитой включает все команды 8086 н и несколько новых команд общего назначения. Процессор может работать в двух режимах: 8086 Real Address Mode - режим реальной адресации (или просто реальный режим - Real Mode), полностью совместимый с 8086. В этом режиме возможна адресация до 1 Мбайт физической памяти (на самом деле, за счет УудачнойФ ошибки, почти на 64 Кб больше). Protect Virtual Address Mode - защищенный режим виртуальной адресации (или просто защищенный режим - Protect Mode).

Защищенный режим -адресация происходит не через ….а неизменяемые ячейки защищает. 16661hреальная, 016661h защищенная.

№13 Процессор 80386. Страничная адресация

17 окт.1985

*Реализация многозадачности - под процессор написали Windows3.0

*32-разрядный проц

*32-разрядная щина памяти 2^32=4Гб

*275000 транзисторов

*тактовая частота 16,20,25,33МГц

*AX->EAX

Суть страничной адресации состоит в том, что формируемый процессором (с использованием сегментной адресации) линейный адрес, "привязывается" к другому физическому адресу. Страничная адресация включается установкой тридцать первого бита (бит PG) управляющего регистра CR0. Попытка установить этот бит в реальном режиме приводит к общей ошибке защиты. Перед установкой бита необходимо заполнить каталог страниц, и поместить его адрес в регистр CR3 (он же PDBR).

Страничная адресация имеет недостаток - она замедляет обращения к памяти, поскольку для нахождения физического адреса процессор вынужден запросить таблицу страниц. Процессор кэширует наиболее часто используемые страницы, чтобы их нахождение занимало как можно меньше времени

№14 Процессор 80486. Кэш, конвейер, встроенный сопроцессор, коэффициент умножения

10апр1989 Нашли решение увеличения производ-т

КЭШ -пямять, расп.мужду процессор и ОП…памятью

Конвейер -скалярная архетектура неск. процессоров – суперскалярностью

Встроенный сопроцессор -не нежно было тратить время на обращение к сис-ой шине.

Коэф. умнож -486DX 2-66 (2-коэф,66-max частота)

№15 Процессоры Pentium. Суперскалярность.

Первый суперскалярный процессор.

Процессор запоминает статистику после 256 переходов.

Шина данных -64бит Частота-до133МГц

Pentium MMX. Технология ММХ ориентирована на решение задач мультимед. Появление 8 виртуальных резистора (физически в сопроцессоре) и 57 новых команд для мультимедиа. 1. КЭШ удвоен.2. увеличена длина конвейера до 6 ступеней. 3. Улучшен механизм параллельной работы конвейров.

Pentium pro.14 ступней при конвейерной работе. 3 конвейера. Встроенная кэш-память L2.

Pentium II.Сочетает архитектуру Pentium pro с технологией ММХ распологается в картриже на плате с кэш L2. Двойная шина. Увеличение тактовой частоты.

Суперскалярность -архитектура вычислительного ядра, использующая несколько декодеров команд, которые могут загружать работой множество исполнительных блоков. Планирование исполнения потока команд является динамическим и осуществляется самим вычислительным ядром.

№17 64 разрядные архитектуры (IA-64)

IA-64 (Intel Architecture-64) — 64-битная аппаратная платформа: микропроцессорная архитектура и соответствующая архитектура набора команд, разработанная совместно компаниямиIntel и Hewlett Packard. Реализована в микропроцессорах Itanium и Itanium 2. Несовместима с архитектурой x86

№18 Многоядерные процессоры

Многоядерный процеессор — центральный процессор, содержащий два и более вычислительных ядра на одном процессорном кристалле или в одномкорпусе. Многоядерные процессоры можно классифицировать по наличию поддержки когерентности кеш-памяти между ядрами. Бывают процессоры с такой поддержкой и без нее.

Способ связи между ядрами: разделяемая шина сеть (Mesh) на каналах точка-точка сеть с коммутатором общая кеш-память

Кеш-память: Во всех существующих на сегодняшний день многоядерных процессорах кеш-памятью 1-го уровня обладает каждое ядро в отдельности, а кеш-память 2-го уровня существует в нескольких вариантах:

разделяемая — расположена на одном кристалле с ядрами и доступна каждому из них в полном объёме. Используется в процессорах семейств Intel Core.

индивидуальная — отдельные кеши равного объёма, интегрированные в каждое из ядер. Обмен данными из кешей 2-го уровня между ядрами осуществляется через контроллер памяти — интегрированный (Athlon 64 X2, Turion X2, Phenom) или внешний (использовался в Pentium D, в дальнейшем Intel отказалась от такого подхода).

№19 RISC-процессоры. Процессоры семейства Alpha, Power

RISC (англ. Restricted (reduced) instruction set computer — компьютер с упрощённым набором команд) — архитектура процессора, в которой быстродействие увеличивается за счёт упрощения команд, чтобы их декодирование было проще, а время выполнения — короче. Первые RISC-процессоры даже не имели команд умножения и деления. Это также облегчает повышение тактовой частоты и делает более эффективной суперскалярность (распараллеливание команд между несколькими исполнительными блоками).

Прямым предком архитектуры Alpha является проект раннего RISC-процессора PRISM (англ.), который сам по себе является результатом нескольких более ранних проектов. DEC Alpha (также известный как Alpha AXP) — 64-разрядный RISC микропроцессор, первоначально разработанный и произведённый компанией DEC, которая использовала его в собственной линейке рабочих станций и серверов. Микропроцессор был создан для компьютеров, которые планировались на смену серии VAX и изначально поддерживался операционными системами VMS и DEC OSF/1 AXP (в 1995переименована в Digital UNIX, после покупки DEC компанией Compaq переименована в Tru64 UNIX)

PowerPC (или сокращённо PPC) — микропроцессорная RISC-архитектура, созданная в 1991 году альянсом компаний Apple, IBM и Motorola, известным как AIM.

История PowerPC начинается с прототипа микросхемы 801, созданного в IBM в конце 1970-х на основе идей Джона Кока о RISC-архитектуре. Далее она была продолжена 16-регистровым дизайном IBM/RT в 1980-х годах, который в дальнейшем развился в архитектуру POWER, представленную RISC System/6000 в начале 1990-х.

PowerPC спроектирован в соответствии с принципами RISC, в рамках концепции возможна суперскалярная реализация. Существуют версии дизайна как для 32-х, так и для 64-разрядных вариантов. В процессорах PowerPC внутренняя шина выведена на поверхность чипа, и соединена с мостом, который транслирует команды на другие шины, соединяющиеся с оперативной памятью, шиной PCI и так далее.

№20 Направления развития архитектуры процессоров ВМ

Многопотоковый процессор Данные процессоры по архитектуре напоминают трассирующие: весь чип делится на процессорные элементы, напоминающие суперскалярный микропроцессор. В отличие от трассирующего процессора, здесь каждый элемент обрабатывает инструкции различных потоков в течение одного такта, чем достигается параллелизм на уровне потоков. Разумеется, каждый поток иметт свой программный счетчик и набор регистров.

Дата добавления: 2014-01-20