Архитектура центрального процессора

Понятие «архитектура» в отличие от понятий «структура» или «принципиальная схема» регламентирует на некотором принятом уровне детализации не все связи между элементами и отражает далеко не полный элементный состав данного технического средства, а выражает лишь наиболее важные, необходимые для грамотной эксплуатации данного технического средства элементы и связи.

1.2.1 Архитектура одноаккумуляторного процессора

Рисунок 1.2.1 - Архитектура одноаккумуляторного процессора

На рисунке 1.2.1 приведена обобщенная архитектура одноаккумуляторного процессора. Регистр адреса РАП содержит двоичный адрес ячейки ОЗУ или ПЗУ или номер порта периферийного устройства, к которым в данный момент времени осуществляется обращение. Разрядность РАП соответствует максимально возможному объему непосредственно адресуемой процессором памяти.

Регистр данных памяти РДП хранит информационное слово, полученное из ячейки памяти (порта ввода) или подготовленное процессором к записи в ячейку памяти (порт вывода).

Аккумулятор или накапливающий регистр А хранит первый (или единственный) операнд для команд преобразования данных, выполняемых в АЛУ. Результат выполнения этих команд записывается в А с потерей его предыдущего содержимого.

Сверхоперативная память процессора или регистры общего назначения (РОН) предназначена для временно хранения данных или адресов, чтобы исключить частое и относительно длительное обращение к ячейкам ОЗУ.

Регистр состояния или флажковый регистр содержит несколько триггеров, состояние выходов которых определяется результатом выполнения арифметических или логических операций в АЛУ. Каждый триггер (флажок) отвечает за свой признак окончания операции. Так на примере процессора КР580 флаг Z устанавливается в 1 в случае получения нулевого результата; S=1 – в случае получения отрицательного результата (левый разряд результата тождественен S); флаг P устанавливается в 1 в случае четной суммы единиц в двоичном коде результата; флаг C получает значение 1 при переполнении разрядной сетки во время сложения. Флаг AC сигнализирует значением 1 о факте переноса из 3-го в 4-й разряд во время операции сложения. При противоположных условиях все флаги принимают значение 0. Текущее значение флага используется командами условных переходов для организации ветвлений в программах. Причем флажки реагируют только на команды преобразования данных, а не на команды перемещения.

Регистр команд РК хранит код операции очередной команды на все время ее выполнения. Дешифратор команд, являющийся частью устройства управления, работает именно с этим регистром. Адресная часть кода команды располагается на время выполнения команды, как правило, в специальных рабочих регистрах процессора.

Программный счетчик (PC - Program Counter) – важнейший элемент в ЭВМ. ПС содержит к моменту перехода к выполнению очередной команды адрес ее первого байта в главной памяти. В течение выполнения команды ПС автоматически увеличивает свое значение на число, равное длине текущей команды в байтах. Таким образом, обеспечивается его установка на следующую команду, т.е. естественная последовательность выполнения команд программы в порядке их хранения в памяти. Скачки по тексту программы реализуются специальной группой команд управления, которые отменяют естественное увеличение ПС, а адрес перехода заносят в него принудительно.

Адресная шина (address bus) – однонаправленная магистраль, в которую процессор отправляет двоичный код (один двоичный разряд на одну линию магистрали), а все подключенные устройства воспринимают его и выполняют операцию опознания.

Шина данных (data bus) – двунаправленная магистраль, имеющая, как правило, число линий, равное разрядности информационного слова в данной вычислительной системе.

Дата добавления: 2014-01-11