Граф межмодульных связей МВС-1000

Архитектура системы МВС-1000 аналогична архитектуре МВС-100. Основой системы является масштабируемый массив процессорных узлов. Каждый узел содержит вычислительный микропроцессор Alpha 21164 с производительностью 2 GFLOPS при тактовой частоте 500 MHz и оперативную память объемом 128 MB, с возможностью расширения. Процессорные узлы взаимодействуют через коммуникационные процессоры TMS320C44 производства Texas Instruments, имеющие по 4 внешних канала (линка) с общей пропускной способностью 80 Мбайт/с (20 Мбайт/с каждый). Также разрабатывается вариант системы с использованием коммуникационных процессоров SHARC (ADSP 21060) компании Analog Devices, имеющих по 6 каналов с общей пропускной способ­ностью до 240 Мбайт/с (40 Мбайт/с каждый).

Процессорные узлы связаны между собой по оригинальной схеме, сходной с топологией двухмерного тора (для 4-линковых узлов). Аналогично МВС-100, структурный модуль МВС-1000 состоит из 16 вычислительных модулей, образующих матрицу 4 х 4, в которой четыре угловых элемента соединяются через транспьютерные линки по диагонали попарно. Оставшиеся 12 линков предназначаются для подсоединения внешних устройств (4 линка угловых ВМ) и соединений с подобными ВМ.

Конструктивным образованием МВС-1000 является базовый вычислительный блок, содержащий 32 вычислительных модуля. Максимальная длина пути между любыми из 32 вычислительных модулей равна пяти, при этом число свободных линков после комплектации блока составляет 16, что позволяет продолжить процедуру объединения. Возможная схема объединения четырех базовых блоков в 128-процессорную систему приведена на рис. 10.5.

Рис. 10.5. Структура 128-процессорной системы МВС-1000, 4 базовых блока

Литература:

1. Основные классы современных параллельных компьютеров, Лаборатория НИВЦ МГУ: http://www.parallel.ru/computers/classes.html.

2. Интернет-канал с рейтингом 500 наиболее производительных компьютерных систем в мире: http://www.top500.org.

3. Интернет-Университет Информационных Технологий: http://www.intuit.ru.

4. Ульянов М.В. Архитектуры процессоров. Учебное пособие.- М.: МГАПИ, 2002. - 68 с.

5. Архитектуры и топологии многопроцессорных вычислительных систем. Курс лекций. Учебное пособие / А.В.Богданов, В.В.Корхов, В.В.Мареев, Е.Н.Станкова.- М. «ИНТУИТ», 2004.- 176 с.

6. Шпаковский Г.И. Организация параллельных ЭВМ и суперскалярных процессоров: Учеб. пособие. — Мн.: Белгосуниверситет, 1996. — 296 с.

Дата добавления: 2014-01-14