МПС с одно- и двухуровневым управлением

При разработке достаточно простых контроллеров или МПС, ориентированных на выполнения одной (управляющей) программы часто бывает целесообразно "погрузить" алгоритм управления (программу пользователя) непосредственно на микропрограммный уровень. Такой подход обеспечивает значительное увеличение эффективного быстродействия системы, снижает (по сравнению с двухуровневым вариантом) затраты оборудования, но значительно затрудняет или даже исключает возможность модификации программы пользователя. Структура МПС с одноуровневым управлением практически повторяет структуру УОД (Рис. 10.11); ее лишь может быть придется расширить за счет ОЗУ и средств управления ВУ.

При использовании в МПС двухуровневого управления на нижнем уровне (в УОД) осуществляется арифметическая и логическая обработка данных.

Верхний уровень представлен т.н. "центральным устройством управления" (ЦУУ), которое обеспечивает реализацию командного цикла, процедуры обмена данными по магистрали, анализ запросов на прерывания и ПДП. ЦУУ, в свою очередь, должно состоять из ОА и УА.

Для реализации ЦУУ в некоторых серия секционированных БИС предусматриваются специальные модули. Так, в серии К1804 (второй очереди, [19]) выпускаются секции адресной обработки..ВУ5 - для построения ОА ЦУУ, контроллеры прерываний (..ВН1,..ВР3), прямого доступа в память (..ВУ6,..ВУ7), управления синхронизацией (..ГГ1) и другие модули.

Использование приведенного выше комплекта БИС позволяет проектировать эффективные процессоры для каждого конкретного класса задач.

В качестве примера рассмотрим структурную схему адресной обработки К18004ВУ5 (Рис. 10.12).

Рис. 10.12.Микросхема К1804ВУ5

Назначение выводов ВУ5

Имя	Назначение	Имя	Назначение
I(4:0)	Вход инструкции	Y(3:0)	Выходная шина адреса
IEN	Вход разрешения инструкции[1]	EMP	Стек пуст (при EMP = 0)
CC	Вход условия[2]	D(3:0)	Входная шина адреса
RE	Вход разрешение загрузки в регистр R c шины D(3:0)[3]	OE	Разрешение выдачи адреса по Y(3:0) при OE = 0
C0, C4	Вход и выход переноса сумматора	FL	Стек полон (при FL = 0)
P, G	Выходы прохождения и генерации переноса сумматора через тетраду	C	Тактовый вход, все внутренние регистры синхронизируются передним фронтом сигнала С
K0, K4	Вход и выход переноса PC

Дата добавления: 2014-01-14