Принципы функционирования цифровых устройств комбинационной логики

Схемотехнические и конструктивно-технологические особенности логических микросхем различных серий.

Сведения об интегральных логических микросхемах.

Пример

Синтез логических устройств в заданном базисе логических элементов.

Переход от ФАЛ к логической схеме.

Для построения логической схемы необходимо логические элементы предназначенные для выполнения логических операций, указанных в ФАЛ, располагать начиная от входа в порядке указанном в булевом выражении.

Например, логическая схема устройства, реализующего логическую функцию

имеет вид, представленный на рис. 13.2.

Рис. 13.2. Пример логической схемы устройства

До сих пор для построения структуры логических устройств мы пользовались функционально полной системой логических элементов, реализующих три основные логические операции И, ИЛИ, НЕ. Однако на практике, с целью уменьшения номенклатуры используемых микросхем, часто пользуются функционально полной системой логических элементов в составе двух, выполняющих операций И-НЕ, ИЛИ-НЕ. Любую ФАЛ можно записать в заданном базисе логических элементов. Если задан базис И-НЕ, то путем двойного инвертирования исходного выражения или его части и применения теорем Де-Моргана ФАЛ приводиться к виду, содержащему только операции логического умножения и инвертирования. Если же задан базис ИЛИ-НЕ, исходную ФАЛ теми же приемами приводят к виду, содержащему только операции логического сложения и инверсии. Далее логическое выражение записывается через условные обозначения выбранных операций.

Например, исходная ДНФ в базисе И-НЕ имеет вид:

Комбинационные устройства в виде интегральных микросхем широко используют в цифровой электронике в качестве сумматоров, шифраторов, дешифраторов, мультиплексоров, демультиплексоров, компараторов (устройств сравнения) и т. п.

Схемотехника логических микросхем основывается на преимущественном применении логических элементов универсального типа: И—НЕ и ИЛИ—НЕ. В качестве примера на рис. 13.3 показаны типичные для отечественной микроэлектроники функциональные схемы элементарных логических операций И, ИЛИ и НЕ (рис. 13.3, а, б, в), реализуемые на базовом элементе И—НЕ. По аналогичной методике можно выполнить указанные операции и на базовом элементе ИЛИ—НЕ.

Функциональная полнота базовых элементов позволяет в микросхемах одной серии реализовать логические устройства самого различного применения. Например, логические микросхемы серии 555 с базовым элементом И—НЕ насчитывают многие десятки наименований.

Параметры логических микросхем регламентируются ГОСТ 18683—73 и включают большое число показателей, основными из которых являются следующие:

уровни напряжений, обеспечивающие значения логических 0 и 1. Эти напряжения, обозначаемые соответственно и должны существенно различаться для предотвращения ложных переключений;

помехоустойчивость, оцениваемая наибольшим значением напряжения помехи U_{пом max}, при котором не происходит изменений на выходе (ложных срабатываний);

потребляемый ток I_nm (мощность P_nm);

время задержки t_з при переключениях логического устройства из одного состояния в другое, обусловливающее его быстродействие

Рис. 13.3. Реализация логических операций И (а), ИЛИ (6), НЕ (в) на элементах И—НЕ

В цифровой электронике наибольшее распространение получили потенциальные логические элементы, управляемые сигналами двух уровней (и). Эти элементы обладают достаточной надежностью, высокой помехоустойчивостью и хорошо приспособлены для изготовления способами интегральной технологии. Базовый логический элемент (например, И—НЕ) состоит в этом случае из двух компонентов: элемента, реализующего логическое умножение (схемы совпадения), и потенциального инвертора. При этом предусматривается возможность подключения к инвертору нескольких схем совпадения для реализации функции ИЛИ. Дополнительные электроды, предназначенные для подключения к логическому элементу других однотипных устройств, называют в логике расширительными.

В зависимости от схемотехнических и конструктивно-технологических особенностей микросхем различают следующие их типы.

1. Транзисторно-транзисторная логика (ТТЛ) универсального типа (рис. 13.4) основана на использовании многоэмиттерного интегрального транзистора VT1, который допускает раздельное управление общей для всех эмиттеров коллекторной цепью. Если на все эмиттеры прибора подавать сигналы, соответствующие логической 1, то коллекторный переход транзистора VT1 оказывается смещенным в прямом направлении и на выходе инвертора, выполненного на транзисторе VT2, получают 0. Наоборот, при подаче хотя бы на один эмиттер 0 наблюдается насыщение многоэмиттерного транзистора VT1 и на выходе инвертора формируется 1. Таким образом, микросхемы ТТЛ реализуют положительную потенциальную логику, при которой нулевой уровень обеспечивается напряжением U⁰≤0.4B, а единичный U¹≥2.4B.

Рис. 13.4. Упрощенная принципиальная электрическая схема базового логического элемента 2И— НЕ серии ТТЛ

Удовлетворительное быстродействие, высокая помехоустойчивость и принципиальная совместимость с микросхемами большинства типов (табл. 13.4) являются достоинствами ТТЛ. Однако значительная потребляемая мощность и малая критичность к перегрузкам требуют применения для питания таких микросхем относительно мощных и стабилизированных источников.

Таблица 13.4 Основные показатели некоторых логических микросхем

2. Транзисторно-транзисторная логика с диодами Шотки (ТТЛШ) может быть отнесена к разновидности ТТЛ. Здесь для повышения быстродействия транзисторы используют в ненасыщенном режиме, для чего их коллекторные переходы шунтируют диодами Шотки. В импульсном режиме эти диоды открываются раньше коллекторных р-n-переходов, существенно ускоряя процессы рассасывания неосновных носителей. Этим и обеспечивается значительно большее быстродействие микросхем с ТТЛШ по сравнению с ТТЛ (см. табл. 13.4).

3. Эмиттерно-связанная логика (ЭСЛ), основанная на применении переключателя тока на транзисторах VT1, VT2, VT3 (рис. 13.5), относится к типу сверхскоростной. Высокое быстродействие микросхемы (малое время задержки распространения t_з) достигается использованием ненасыщенного режима работы транзисторов, снижением разности уровней напряжений U⁰ и U¹ (логического перепада - разностью единичного и нулевого уровней напряжений) и применением на выходе эмиттерного повторителя (транзистор VT4), ускоряющего процессы переключения. Несмотря на отрицательную полярность напряжения питания, в элементе реализуется положительная логика. Недостатками микросхем ЭСЛ являются меньшая в сравнении с ТТЛ-схемами помехозащищенность и большая потребляемая мощность (см. табл. 13.4).

Рис. 13.5. Упрощенная принципиальная электрическая схема базового логического элемента 2ИЛИ— НЕ серии ЭСЛ

Рис. 13.6. Схемы включения полевых транзисторов в НСТЛ логике на n-канальных приборах при реализации логических операций И—НЕ (а) и ИЛИ—НЕ (б) и накомплементарных приборах при реализации логической операции НЕ (в)

4. Транзисторная логика с непосредственной связью (НСТЛ), реализуемая на полевых транзисторах двух типов: металл—оксид— полупроводник (МОП) или металл—нитридоксид—полупроводник (МНОП), — является экономичной. В зависимости от типа полевых транзисторов, используемых в микросхемах этой логики, различают три их разновидности: р-МОП — на р-канальных приборах; n-МОП — на n-канальных транзисторах; КМОП — на комплементарных структурах, состоящих из попарно включенных идентичных транзисторов с различными (р и п) проводимостями каналов.

Микросхемы этой логики, как правило, реализуют логические операции И—НЕ и ИЛИ—НЕ аналогично рассмотренным в § 13.2 контактным цепям (см. табл. 13.3). Так, для реализации логической операции И—НЕ в усилительной цепи последовательно включаются три полевых транзистора (рис. 13.6, а). При этом один из них (в данном случае VT1) используется в качестве токозадающего элемента, выполняющего роль нагрузочного резистора с сопротивлением R_С (рис. 11.9, а) в цепи стока транзистора VT2. Для появления на выходе сигнала низкого уровня, соответствующего логическому нулю (y_ш=0), необходимо, чтобы оба транзистора VT2 и VT3 были открыты, т. е. на затворы этих транзисторов должен быть подан сигнал высокого уровня, соответствующего логической 1 (x₁=x₂=1). Если хотя бы один из транзисторов (VT2 или VT3) заперт, что соответствует сигналу низкого уровня (логическому 0) на его входе (затворе), значение выходного сигнала усилительной цепи будет близко U_п (логической 1), т.е. y_ш=1.

Для реализации логической операции ИЛИ—НЕ токозадающий транзистор VT1 включают последовательно с двумя параллельно соединенными транзисторами VT2 и VT3 (рис. 13.6, б). Если хотя бы один из транзисторов VT2 или VT3 открыт, что соответствует наличию на его входе (затворе) сигнала высокого уровня (логической 1), то выходной сигнал будет низкого уровня (логический 0). Значение его примерно равно напряжению U_СИ открытого транзистора, работающего в режиме насыщения.

В случае применения полевых транзисторов с каналами различного типа (рис. 13.6, в) при подаче на вход (затвор) сигнала, соответствующего логическим 0 или 1, будет открыт только один из транзисторов, что значительно снижает потребляемую цепью мощность. Из сравнения усилительных цепей, приведенных на рис. 13.6, в и рис. 9 в табл. 13.2, очевидна их аналогия в электронной реализации логической операции НЕ.

Микросхемы на МОП-структурах, особенно типа КМОП, отличаются конструктивной простотой исполнения (например, схемы инверторов, приведенные на рис. 13.6), высокой помехоустойчивостью и чрезвычайно малой потребляемой мощностью.

5. Интегрально-инжекционная логика (И2Л) относится к типу биполярной, так как в ней используются многоколлекторные биполярные транзисторы (VT2) (рис. 13.7), которые в этом случае имеют большую плотность монтажа, малую потребляемую мощность и т. п. Вместе с тем в И2Л удается сохранить высокое быстродействие биполярных транзисторов при малых мощностях рассеяния. Схемотехнические принципы, положенные в основу разработки микросхем на И2Л, приводят к следующим результатам: исключение резисторов позволяет снизить потребляемую мощность; применение специальных инжектирующих устройств (дополнительных р-n-р-транзисторов — VT1), используемых в режиме генераторов тока, обеспечивает высокое быстродействие (исключение накоплений заряда, уменьшение паразитных емкостей); размещение логических элементов вдоль инжекционных шин упрощает топологию микросхем. К отличительным особенностям микросхем на И2Л следует отнести питание от источника тока I_п и возможность объединения в одном кристалле аналоговой и цифровой интегральных схем.

Рис. 13.7. Принципиальная электрическая схема элемента И2Л

Для конкретизации схемотехнических и технологических особенностей логических микросхем, применяемых в современных электронных устройствах, в табл. 13.5 приведены их усредненные показатели.

Таблица 13.5 Усредненные показатели для микросхем с различными

Этот вопрос рассмотрим на примере логических устройств, применяемых в вычислительных системах. К ним относят цифровые устройства: сумматоры, шифраторы, дешифраторы, мультиплексоры и демультиплексоры, компараторы и др.

Сумматор — логическое устройство, предназначенное для сложения чисел, подставленных в двоичной форме. Для этого в каждом из разрядов применяют одноразрядный суммирующий элемент (рис. 13.8) на три входа: два — для слагаемых x₁ и x₂ данного разряда, а третий (y₁) — для переноса 1 из соседнего младшего разряда. Устройство снабжают двумя выходами: по одному (S) выдается искомая сумма x₁+x₂, а по другому (Р) переносится 1 в соседний старший разряд.

Для сложения двоичных чисел с несколькими разрядами используют двух- и трехразрядные сумматоры с последовательным переносом 1 в старшие разряды (например, микросхемы К155ИМ2 и К155ИМЗ соответственно). Быстродействие сумматоров последовательного действия лимитируется временем переноса 1 через все элементы устройства. Для улучшения этого показателя применяют сумматоры с параллельным переносом (например, К155ИП4).

Рис. 13.8. Условное обозначение сумматора

Шифратор (кодер) — логическое устройство с n входами и m выходами, преобразующее входные одиночные сигналы, соответствующие логической 1, в m-разрядный двоичный код на выходе. Для шифратора, показанного условно на рис. 13.9, а (n=5, m=3), задают следующую таблицу истинности (табл. 13.6).

Функциональная схема, реализующая на элементах ИЛИ приведенную в табл. 13.6 программу работы шифратора, представлена на рис. 13.9, б.

Рис. 13.9. Условное обозначение шифратора (а) и его функциональная схема на элементах ИЛИ (б)

Таблица 13.6 Программа работы шифратора (n=5, m=3)

Дешифратор (декодер) — логическое устройство (рис. 13.10, а), выполняющее операцию обратного преобразования n-элементного входного двоичного кода в одиночные сигналы, соответствующие логической 1 на его выходах. Так как на n входах можно получить в двоичном коде наборов, то число выходов дешифратора не должно превышать эту величину. Дешифратор, условное обозначение которого показано на рис. 13.10, а (n=3; m=5), имеет топологию, обратную топологии рассмотренного ранее шифратора (рис. 13.9, а). Поэтому и таблица истинности такого дешифратора (табл. 13.7) имеет структуру, обратную таблице истинности (см. табл. 13.6) рассмотренного шифратора.

Рис. 13.10. Условное обозначение дешифратора (а) и его функциональная схема на элементах И (б)

Таблица 13.7 Программа работы дешифратора (n=3; m=5)

Функциональная схема дешифратора, реализующая на элементах И заданную программу (см. табл. 13.7), приведена на рис. 13.10, б.

Мультиплексор — логическое устройство, предназначенное для управляемой передачи данных от нескольких входных цепей в общий выходной канал. Он снабжается двумя группами входов: адресными и информационными. Сигнал, поступающий на адресный вход мультиплексора, определяет, какой из информационных входов в данный момент подключен к его выходу. Поэтому число адресных (А) и информационных (Х) входов мультиплексора связано соотношением X=2^A.

На рис. 13.11 приведены условное обозначение мультиплексора и логическая схема, реализующая алгоритм его работы.

Демультиплексор — логическое устройство, предназначенное для управляемой передачи данных от одной входной цепи в несколько выходных. Принцип его действия противоположен принципу работы мультиплексора. Поэтому он кроме адресных содержит единственный информационный вход и 2^A выходов. По адресному сигналу вход демультиплексора подключается к соответствующему выходу. Как следует из сказанного, по выполняемым функциям демультиплексор аналогичен дешифратору. Отличие состоит лишь в том, что по заданному адресу на выбранном выходе дешифратора появляется строго определенный сигнал, а в демультиплексоре — тот же сигнал, что и на его входе. Условное обозначение демультиплексора приведено на рис. 13.11, б.

Рис. 13.11. Условные обозначения мультиплексора (а) и демультиплексора (б) и логическая схема мультиплексора (в), реализующая алгоритм его работы

Компаратор (цифровой) — логическое устройство, обеспечивающее сравнение двух многоразрядных двоичных чисел А и В, разряды каждого из которых подаются порознь на его входы (рис. 13.12). На практике одно из чисел (например, А) является неизменным, а другое (В) изменяет свое значение от такта к такту. В момент равенства их значений на выходе компаратора формируется сигнал 1.

Рис. 13.12. Функциональная схема цифрового компаратора для сравнения двоичных чисел А и В

Дата добавления: 2014-10-15