Работа и связь FPU с CPU

Структурная схема математического сопроцессора

Обобщенная структурная схема FPU приведена на рисунке 1.5.

┌─ ─ ─ ─ ─ ─ ─ ─ ┬ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┐
32 Exp Bus 64 Fraction Bus
│ ┌────────────┐ │ ┌──────────┐ ││ ││ ┌────────┐ │
│ CWR │ │ EM │<───>││ ││<──>│ PS │
│ ├────────────┤ │ └──────────┘ ││ ││ └────────┘ │
│ SWR │ ││ ││ ┌────────┐
│ └─────┬──────┘ │ ┌──────────┐ ││ ││<──>│ AM │ │
│ │ MCU │ ││<─>││ └────────┘
D[31┌─────┴──────┐────>│ │ ││ ││ ┌────────┐ │
/00]│ │ │ └──────────┘ ││In-││<──>│ TR │
───>│ DB │ ┌──────────┐ t32 ││ter││ └────────┘ │
│ │ │────>│ OQ │<───>││fa-││
└─────┬──────┘ │ │ ││ce ││ │
│ │ │ └──────────┘ ││ ││
sta- │<────────>┌────────────────┐ ││ ││ │
tus ┌─────┴──────┐ │ │ TW (2 bit)81,80│ ││ ││
───>│ ABT │ └────────────────┘ ││ ││ │
add-├────────────┤ │ 79 St0-St7 \/ \/ 00
ress│ EP │ ┌──────────────────────────────────────┐ │
───>│ 2x32 │ │ │ RS 7 │
│ └────────────┘ ├──────────────────────────────────────┤ │
│ │ 6 │
│ ├──────────────────────────────────────┤ │
│ │ Register Stack 80 bits 5 │
│ ├──────────────────────────────────────┤ │
│..............................
│ ├──────────────────────────────────────┤ │
│ │ 0│
│ └──────────────────────────────────────┘ │
CU │ NEU
└─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┘

Рисунок 1.5. Структурная схема FPU.

Обозначения на схеме:

CU – (Control Unit) устройство управления,

NEU – (Numeral Execution Unit) устройство цифровых процедур,

СWR – (Control Word Register) регистр управляющего слова,

SWR – (Status Word Register) регистр слова состояния FPU,

DB – (Data Buffer) буфер данных,

АВТ – (Addresing & Bus Tracking) адресация и слежение за состоянием системной шины.

EP – (Execution Pointer) указатель процедуры шины,

ЕМ – (Exponent Module) модуль управления порядками чисел с FP,

MCU – (Microcode Control Unit) устройство микроуправления,

OQ – (Operands Queue) очередь операндов,

TW – (Tag Word) словарь тегов и dirty bit в RS,

RS – (Register Stack) стековые регистры,

PS – (Programmable Shutter) программируемый сдвигатель,

AM – (Arithmetic Module) модуль арифметических процедур,

TR – (Temporary Registers) регистры временного хранения промежуточных данных.

В системе локальной шины, обменом всегда управляет CPU: – формирует адреса выборки команд и операндов, при обмене данными между FPU и DRAM – считывает информацию из ОЗУ и регистров FPU. FPU i387 подключен к CPU параллельно в 32-разрядном формате шины, а i287 - в 16-разрядном.

Взаимодействие FPU с системой осуществляется посредством команд. Все команды, транслируемые в CPU, параллельно поступают и в FPU, но команды FPU имеют особый код ESC (11011).

При встрече в программе команды ESC, выполняются следующие процедуры:

1) CPU записывает в свои регистры: код операции FPU, адреса команды, операнда и направление передачи;

2) в режиме РМ, CPU обеспечивает защиту информации и анализирует линию /BUSY от FPU;

3) если /BUSY=L, CPU переходит в ожидание, так как результат выполнения команды ESC может быть востребован очередной командой;

4) CPU подготавливает линии локальной шины для обмена с FPU;

5) FPU начинает выполнение очередной команды;

6) если FPU требуются данные, он выставляет на линию PE сигнал REQ=H, и тогда, –

7) CPU, имея все сведения для обмена на своих регистрах, активизирует линии /ADS, W/R#, Addres, М/IO#.

Обмен данными с FPU занимает не менее двух циклов CPU (по два внутрипроцессорных такта Ts и Tc, по два такта синхронизации CLK каждый, т. е. всего 8 тактов CLK2).

В первом цикле, CPU либо считывает данные из ОЗУ, запоминая их в своих регистрах, либо данные из арифметических регистров FPU (также запоминая их), теперь – для записи в ОЗУ.

Во втором цикле обмена, CPU, через сигналы своего внешнего интерфейса, записывает данные из своего внутреннего регистра в ОЗУ, либо через порты FPU – в арифметические регистры FPU.

Дата добавления: 2014-11-25