Краткие сведения

Цель работы

Контрольные вопросы

8.6.1 Приведите технические характеристики таймера/счетчика Т0.

8.6.2 Приведите технические характеристики таймера/счетчика Т1.

8.6.3 Приведите технические характеристики таймера/счетчика Т2.

8.6.4 Как организовать с применением таймера/счетчика делитель частоты, используя сброс в ноль до переполнения?

8.6.5 Как организовать с применением таймера/счетчика делитель частоты, используя запись определенной комбинации после переполнения?

8.6.6 Как организовать с применением таймера/счетчика счетчик внешних импульсов?

8.6.7 Какие прерывания имеет таймер/счетчик Т0?

8.6.8 Какие прерывания имеет таймер/счетчик Т1?

8.6.9 Какие прерывания имеет таймер/счетчик Т2?

8.6.10 Перечислите возможные применения таймеров/счетчиков

9 ЛАБОРАТОРНАЯ РАБОТА

«ПРОГРАММИРОВАНИЕ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ И АНАЛОГОВОГО КОМПАРАТОРА»

Освоение приемов программирования аналого-цифрового преобразователя и аналогового компаратора.

Микроконтроллер АТ90S8535 имеет АЦП со следующими характеристиками: разрешение 10 разрядов, точность ±2 LSB, время преобразования 70...280 мкс, 8 мультиплексируемых каналов входа, режимы циклического и однократного преобразования, устройство подавления шумов Sleep-режима, максимальное входное и опорное напряжения равны напряжению питания.

AЦП подсоединен к 8-канальному аналоговому мультиплексору, позволяющему использовать любой вывод порта А в качестве входа AЦП.

Для аналого-цифрового преобразования используется принцип последовательного приближения. Опорное напряжение подается на вход AREF. AЦП содержит усилитель выборки/хранения, удерживающий напряжение входа AЦП во время преобразования на неизменном уровне.

Аналого-цифровой преобразователь может работать в двух режимах: режиме однократного преобразования и режиме циклического преобразования. В режиме однократного преобразования каждое преобразование инициируется пользователем. В режиме циклического преобразования AЦП осуществляет выборку и обновление содержимого регистра данных AЦП непрерывно. Результат преобразования находится в двух 10-разрядный регистрах – ADSH и ADCL.

АЦП включает делитель частоты, который формирует для него тактовый сигнал из тактового сигнала микроконтроллера. Рабочая тактовая частота лежит в диапазоне от 50 до 250 кГц.

Перечень векторов прерывания, используемых АЦП представлен в таблице 9.1.

Таблица 9.1.Вектор прерывания АЦП

Номер вектора	Адрес	Источник прерывания	Вид прерывания
	$00E	ADC	Завершение ADC преобразования

Регистр данных АЦП - ADC

$05($25)	―	―	―	―	―	―	ADC9	ADC8	ADCH
$04 ($24)	ADC7	ADC6	ADC5	ADC4	ADC3	ADC2	ADC1	ADC0	ADCL

В регистре данных после завершения цикла преобразования размещается результат преобразования.

При считывании результата первым должен считываться регистр ADCL. После этого доступ АЦП к регистрам данных блокируется. Это обозначает, что если следующее преобразование завершено между чтением ADCL и ADSH, его результат будет потерян. После чтения регистра ADSH доступ АЦП к регистрам данных восстанавливается.

Регистр доступен только для чтения. Данные из регистра можно считать программным путем в любой момент.

Исходное состояние битов 9…0 после включения питания – 0.

Регистр управления и состояния АЦП - ADCSR ( $06 ($26))

ADEN	ADSC	ADFR	ADIF	ADIE	ADPS2	ADPS1	ADPS0

Бит 7 – ADEN разрешение работы АЦП.

Установка бита в 1 разрешает работу АЦП. Установка бита в 0 (очистка) запрещает работу АЦП. Запрещение работы АЦП в процессе преобразования прекращает преобразование.

Бит 6 – ADSC запуск преобразования АЦП.

В режиме однократного преобразования для запуска каждого цикла преобразования необходимо устанавливать бит в состояние 1. В циклическом режиме бит ADSC нужно устанавливать в состояние 1 только при запуске первого цикла преобразования. Каждый раз после первой установки бита ADSC, выполненной после разрешения ADC или одновременно с разрешением ADC, будет выполняться пустое преобразование, предшествующее активируемому преобразованию. Это пустое преобразование активирует АЦП.

ADSC будет сохранять состояние 1 в течение всего цикла преобразования и сбрасывается в 0 по завершении преобразования. При выполнении пустого преобразования, предшествующего активируемому, бит ADSC остается установленным до завершения активируемого преобразования. Запись 0 в этот бит эффекта не оказывает.

Бит 5 – ADFR установка циклического режима работы АЦП.

При установленном в состояние 1 бите АЦП будет работать в циклическом режиме. В этом режиме АЦП производит выборки и обращения к регистрам непрерывно (одно за другим). Установка бита в 0 (чистка) приводит к прекращению циклического режима.

Бит 4-ADIF флаг прерывания АЦП.

Бит устанавливается в состояние 1 по завершению преобразования и обновления регистров данных ADC. Прерывание по завершению преобразования АЦП выполняется, если в состояние 1 установлены бит ADIE данного регистра и бит I регистра SREG. Бит ADIF сбрасывается аппаратно при выполнении подпрограммы обработки соответствующего вектора прерывания. Кроме того, бит ADIF может быть очищен записью во флаг логической 1, но при этом нужно учитывать, что может быть запрещено отложенное прерывание.

Бит 3 – ADIE разрешение прерывания от АЦП.

При установленных в состояние 1 бите ADIE и бите I регистра SREG активируется прерывание по завершению преобразования АЦП.

Биты 2.. 0 - ADPS2.. ADPS0 выбор коэффициента предварительного деления

Данные биты определяют коэффициент деления тактовой частоты микроконтроллера (XTAL) для получения необходимой тактовой частоты АЦП.

Таблица 9.2 Выбор коэффициента предварительного деления

ADPS2	ADPS1	ADPS0	Коэффициент деления
			Без деления

Исходное состояние битов 15…0 после включения питания – 0.

Регистр выбора мультиплексора ADC - ADMUX ( $07 ($27))

―	―	―	―	―	MUX2	MUX1	MUX0

Биты 2.. 0 - MUX2.. MUX0 биты выбора аналогового канала.

Состояние данных битов определяет, какой из восьми аналоговых каналов (0 - 7) будет подключен к АЦП. Двоичный код соответствует номеру канала.

Работа AЦП разрешается установкой в состояние 1 бита ADEN в регистре ADCSR. Первому преобразованию, начинающемуся после разрешения AЦП, предшествует пустое инициализирующее преобразование. На практике это приводит к тому, что первое преобразование будет занимать 26 тактовых циклов, вместо обычных 14. Преобразование начинается с установки в состояние 1 бита начала преобразования ADSC. Этот бит находится в состоянии 1 в течение всего цикла преобразования и сбрасывается, по завершении преобразования, аппаратно. Если в процессе выполнения преобразования выполняется смена канала данных, то AЦП вначале закончит текущее преобразование и лишь потом выполнит переход к другому каналу.

При запуске АЦП установкой бита ADSC преобразование начинается по заднему фронту импульса синхросигнала АЦП. Один такт синхросигнала требуется на выборку-сохранение аналогового сигнала, после чего 13 циклов затрачивается на собственно преобразование и запись результата в регистры ADCL, ADCH.

Аналоговый компаратор сравнивает уровень напряжения на положительном выводе РВ2 (AINO) c уровнем напряжения на отрицательном выводе PB3 (AIN1). Уровни напряжения определяются относительно аналоговой общей точки. При напряжении на выводе РВ2 большем, чем на выводе РВ3, на выходе компаратора АСО устанавливается 1, максимальное напряжение на входах равно напряжению питания.

Перечень векторов прерывания, используемых АЦП представлен в таблице 9.3.

Таблица 9.3.Вектор прерывания аналогового компаратора

Номер вектора	Адрес	Источник прерывания	Вид прерывания
	$010	ANA_COMP	Срабатывание аналогового компаратора

Регистр статуса и управления аналогового компаратора - ACSR ( $08 ($28))

ACD	-	ACO	ACI	ACIE	ACIC	ACIS1	ACIS0

Бит 7 – ACD запрет аналогового компаратора

Установка бита в 1 запрещает работу аналогового компаратора. При изменении состояния бита ACD необходимо запрещать прерывание аналогового компаратора. В противном случае может произойти прерывание.

Бит 5 – ACO выход аналогового компаратора. Доступен только для чтения. Может быть использован для управления входом захвата таймера/счетчика Т1.

Бит 4 – ACI флаг прерывания аналогового компаратора.

Бит устанавливается в состояние 1 в случае формирования компаратором прерывания. Прерывание выполняется, если в состояние 1 установлены бит ACIE данного регистра и бит I регистра SREG. Бит ACI сбрасывается аппаратно при выполнении подпрограммы обработки соответствующего вектора прерывания. Кроме того, бит ACI может быть очищен записью во флаг логической 1. Предостережение: при изменении других битов регистра ACSR командами SPI или CBI бит ACI будет очищен, если перед этим он был установлен в 1.

Бит 3 – ACIE разрешение прерывания аналогового компаратора.

При установленных в состояние 1 бите ACIE и бите I регистра SREG активируется прерывание при переключении компаратора.

Бит 2 – ACIC разрешение входа захвата аналогового компаратора

Установленный в состояние 1 бит ACIC разрешает захват входа таймера/счетчика Т1 при переключении аналогового компаратора. Для разрешения прерывания захвата входа таймера/счетчика Т1 бит TICE1 в регистре масок прерываний TIMSK таймеров.

Биты 1,0 - ACIS1, ACIS0 выбор режима прерывания аналогового компаратора.

Определяют характер события компаратора, при котором возникает прерывание аналогового компаратора. Варианты установок представлены в таблице 9.4.

Таблица 9.4.Вид события прерывания аналогового компаратора

ACIS1	ACIS0	Характер события
		При переключении выхода компаратора
		-
		При изменении сигнала на выходе с 1 на 0.
		При изменении сигнала на выходе с 0 на 1.

При изменении состояния битов ACIS1, ACIS0 необходимо запрещать прерывание аналогового компаратора. В противном случае может произойти прерывание.

Дата добавления: 2014-11-18