Коммутаторы с общей памятью

Третья базовая архитектура взаимодействия портов - двухвходовая разделяемая память. Пример такой архитектуры приведен на рис. 4.

Рис. 4. Архитектура разделяемой памяти

Входные блоки процессоров портов соединяются с входом разделяемой памяти, а выходные блоки - с выходом этой памяти. Переключением входа и выхода разделяемой памяти управляет менеджер очередей выходных портов. В разделяемой памяти менеджер организует несколько очередей данных, по одной для каждого выходного порта. Входные блоки процессоров передают менеджеру портов запросы на запись данных в очередь того порта, который соответствует адресу назначения пакета. Менеджер по очереди подключает вход памяти к одному из входных блоков процессоров и тот переписывает часть данных кадра в очередь определенного выходного порта. По мере заполнения очередей менеджер производит также поочередное подключение выхода разделяемой памяти к выходным блокам процессоров портов, и данные из очереди переписываются в выходной буфер процессора.

Память должна быть достаточно быстродействующей для поддержания скорости переписи данных между N портами коммутатора. Применение общей буферной памяти, гибко распределяемой менеджером между отдельными портами, снижает требования к размеру буферной памяти процессора порта.

Недостатки:

Ø Более медленная передача, чем у матричных коммутаторов из-за дополнительных проверок и обработки данных в памяти.

Ø Наличие более сложной программы управления

Достоинства:

Ø Уменьшается вероятность переполнения памяти при приеме кадров

Ø Легко наращивается количество портов, не изменяя существенно конструкцию.

Дата добавления: 2014-12-07