Интегрирующие АЦП

· АЦП многотактного интегрирования

· Сигма-дельта АЦП

· Преобразователи напряжение-частота

Недостатком рассмотренных выше последовательных АЦП является низкая помехоустойчивость результатов преобразования. Действительно, выборка мгновенного значения входного напряжения, обычно включает слагаемое в виде мгновенного значения помехи. Впоследствии при цифровой обработке последовательности выборок эта составляющая может быть подавлена, однако на это требуется время и вычислительные ресурсы. В АЦП, рассмотренных ниже, входной сигнал интегрируется либо непрерывно, либо на определенном временнoм интервале, длительность которого обычно выбирается кратной периоду помехи. Это позволяет во многих случаях подавить помеху еще на этапе преобразования. Платой за это является пониженное быстродействие интегрирующих АЦП.

АЦП многотактного интегрирования

Упрощенная схема АЦП, работающего в два основных такта (АЦП двухтактного интегрирования), приведена на рис. 10.

Преобразование проходит две стадии: стадию интегрирования и стадию счета. В начале первой стадии ключ S₁ замкнут, а ключ S₂ разомкнут. Интегратор И интегрирует входное напряжение U_вх. Время интегрирования входного напряжения t₁ постоянно; в качестве таймера используется счетчик с коэффициентом пересчета K_сч, так что

. (6)

К моменту окончания интегрирования выходное напряжение интегратора составляет

. (7)

где U_вх.ср. - среднее за время t₁ входное напряжение. После окончания стадии интегрирования ключ S₁ размыкается, а ключ S₂ замыкается и опорное напряжение U_оп поступает на вход интегратора. При этом выбирается опорное напряжение, противоположное по знаку входному напряжению. На стадии счета выходное напряжение интегратора линейно уменьшается по абсолютной величине, как показано на рис. 11.

Стадия счета заканчивается, когда выходное напряжение интегратора переходит через нуль. При этом компаратор К переключается и счет останавливается. Интервал времени, в котором проходит стадия счета, определяется уравнением

. (8)

Подставив значение U_и(t₁) из (7) в (8) с учетом того, что

, (9)

где n₂ - содержимое счетчика после окончания стадии счета, получим результат

. (10)

Из этой формулы следует, что отличительной особенностью метода многотактного интегрирования является то, что ни тактовая частота, ни постоянная интегрирования RC не влияют на результат. Необходимо только потребовать, чтобы тактовая частота в течение времени t₁+t₂ оставалась постоянной. Это можно обеспечить при использовании простого тактового генератора, поскольку существенные временные или температурные дрейфы частоты происходят за время несопоставимо большее, чем время преобразования.

При выводе выражений (6)...(10) мы видели, что в окончательный результат входят не мгновенные значения преобразуемого напряжения, а только значения, усредненные за время t₁. Поэтому переменное напряжение ослабляется тем сильнее, чем выше его частота.

Определим коэффициент передачи помехи К_п для АЦП двухтактного интегрирования. Пусть на вход интегратора поступает гармонический сигнал единичной амплитуды частотой f с произвольной начальной фазой j. Среднее значение этого сигнала за время интегрирования t₁ равно

. (11)

Эта величина достигает максимума по модулю при j = +/- pk, k=0, 1, 2,... В этом случае

. (12)

Из (12) следует, что переменное напряжение, период которого в целое число раз меньше t₁, подавляется совершенно (рис. 12). Поэтому целесообразно выбрать тактовую частоту такой, чтобы произведение K_сч f_такт было бы равным, или кратным периоду напряжения промышленной сети.

Автоматическая коррекция нуля. Преобразование биполярных входных сигналов.

Как следует из (10), статическая точность АЦП многотактного интегрирования определяется только точностью источника опорного напряжения и смещением нуля интегратора и компаратора, которые суммируются с опорным напряжением. Смещение нуля можно устранить автоматической компенсацией. Для этого в цикл преобразования вводят дополнительную стадию установки нуля (см. рис. 11), во время которой интегратор отключается от источников сигналов и совместно с компаратором охватывается глубокой отрицательной обратной связью, как это показано на рис 13. Здесь в качестве компаратора используется ОУ. Между интегратором и входом АЦП включен неинвертирующий повторитель в качестве буферного усилителя Б.

В фазе автоматической компенсации нуля ключи S₁, S₃, S₅ разомкнуты, а ключи S₂, S₄, S₆, S₇ - замкнуты. Поэтому интегратор, компаратор и буферный усилитель образуют повторитель напряжения, выходное напряжение которого U_к подается на конденсатор автоматической компенсации С_ак Входное напряжение буферного усилителя равно нулю, а выходное - его смещению нуля U_0б После окончания переходных процессов на конденсаторе С_ак установится напряжение, равное U_0б+U_0и, где U_0и - смещение нуля интегратора. Одновременно конденсатор С_оп заряжается от источника опорного напряжения.

На стадии интегрирования входного напряжения ключи S₄ и S₇ размыкаются, а S₁ - замыкается. Так как на это время напряжение на конденсаторе С_ак запоминается, смещение нуля в течение фазы интегрирования компенсируется. При этом дрейф нуля определяется только кратковременной нестабильностью, которая очень мала. То же самое сохраняется на стадии счета.

Поскольку в контуре компенсации смещения нуля последовательно включены два усилителя, то легко могут возникнуть автоколебания. Для стабилизации последовательно с ключем S₇ следует включить резистор.

После окончания фазы интегрирования схема управления анализирует выходное напряжение компаратора. Если среднее значение входного напряжения положительно, то на выходе компаратора устанавливается напряжение высокого уровня. В этом случае одновременно с размыканием ключа S₁ замыкаются ключи S₄ и S₅, подключая ко входу буферного усилителя конденсатор С_оп с сохраненным на нем опорным напряжением, причем так, что это напряжение имеет полярность, противоположную полярности источника опорного напряжения. Если среднее значение входного напряжения отрицательно, то на выходе компаратора устанавливается напряжение низкого уровня. Тогда замыкаются ключи S₃ и S₆, подключая ко входу буферного усилителя опорный конденсатор другими полюсами. В обоих случаях в стадии счета происходит изменение напряжения интегратора U_и(t) в направлении, противоположном тому, которое имело место в стадии интегрирования. Одновременно схема управления формирует код знака. Таким образом, в простейшем случае выходной код АЦП представляет собой прямой код со знаком.

Интегральные АЦП многотактного интегрирования изготавливаются в виде полупроводниковых ИМС. Можно различить две главные группы:

• схемы с параллельным или последовательным выходом для сопряжения с микропроцессорами (например, ICL7109, выходное слово которого включает 12 бит плюс знак в параллельном 14-ти или 8-ми разрядном коде, или 18-разрядный плюс знак МАХ132 с последовательным интерфейсом);
• схемы с двоично-десятичными счетчиками с дешифраторами для управления семисегментными индикаторами, в том числе мультиплексированными. Такие АЦП применяются в качестве основы для цифровых вольтметров. Примерами могут служить ICL7106 (отечественный аналог - 572ПВ5) с диапазоном +/-2000 отсчетов или ICL7135 (отечественный аналог - 572ПВ6) с диапазоном +/-40000 отсчетов.

Сигма-дельта АЦП

АЦП многотактного интегрирования имеют ряд недостатков. Во-первых, нелинейность переходной статической характеристики операционного усилителя, на котором выполняют интегратор, заметным образом сказывается на интегральной нелинейности характеристики преобразования АЦП высокого разрешения. Для уменьшения влияния этого фактора АЦП изготавливают многотактными. Например, 13-разрядный AD7550 выполняет преобразование в четыре такта. Другим недостатком этих АЦП является то обстоятельство, что интегрирование входного сигнала занимает в цикле преобразования только приблизительно третью часть. Две трети цикла преобразователь не принимает входной сигнал. Это ухудшает помехоподавляющие свойства интегрирующего АЦП. В-третьих, АЦП многотактного интегрирования должен быть снабжен довольно большим количеством внешних резисторов и конденсаторов с высококачественным диэлектриком, что значительно увеличивает место, занимаемое преобразователем на плате и, как следствие, усиливает влияние помех.

Эти недостатки во многом устранены в конструкции сигма-дельта АЦП (в ранней литературе эти преобразователи назывались АЦП с уравновешиванием или балансом зарядов). Своим названием эти преобразователи обязаны наличием в них двух блоков: сумматора (обозначение операции - S) и интегратора (обозначение операции - D). Один из принципов, заложенных в такого рода преобразователях, позволяющий уменьшить погрешность, вносимую шумами, а следовательно увеличить разрешающую способность - это усреднение результатов измерения на большом интервале времени.

Основные узлы АЦП - это сигма-дельта модулятор и цифровой фильтр. Схема n-разрядного сигма-дельта модулятора первого порядка приведена на рис. 14. Работа этой схемы основана на вычитании из входного сигнала U_вх(t) величины сигнала на выходе ЦАП, полученной на предыдущем такте работы схемы. Полученная разность интегрируется, а затем преобразуется в код параллельным АЦП невысокой разрядности. Последовательность кодов поступает на цифровой фильтр нижних частот.

Порядок модулятора определяется численностью интеграторов и сумматоров в его схеме. Сигма-дельта модуляторы N -го порядка содержат N сумматоров и N интеграторов и обеспечивают большее соотношение сигнал/шум при той же частоте отсчетов, чем модуляторы первого порядка. Примерами сигма-дельта модуляторов высокого порядка являются одноканальный AD7720 седьмого порядка и двухканальный ADMOD79 пятого порядка.

Наиболее широко в составе ИМС используются однобитные сигма-дельта модуляторы, в которых в качестве АЦП используется компаратор, а в качестве ЦАП - аналоговый комутатор (рис. 15). Принцип действия пояснен в табл. 2 на примере преобразования входного сигнала, равного 0,6 В, при U_оп=1 В. Пусть постоянная времени интегрирования интегратора численно равна периоду тактовых импульсов. В нулевом периоде выходное напряжение интегратора сбрасывается в нуль. На выходе ЦАП также устанавливается нулевое напряжение. Затем схема проходит через показанную в табл. 9 последовательность состояний.

Таблица 2

Uвх=0,6 В	Uвх=0 В
N такта	US, В	Uи, В	Uк, бит	UЦАП, В	N такта	US, В	Uи, В	Uк, бит	UЦАП, В
	0,6	0,6
	-0,4	0,2				-1			-1
	-0,4	-0,2		-1
	1,6	1,4				-1			-1
	-0,4	1,0
	-0,4	0,6				-1			-1
	-0,4	0,2
	-0,4	-0,2		-1		-1			-1
	1,6	1,4
	-0,4	1,0				-1			-1
	-0,4	0,6
	-0,4	0,2				-1			-1
	-0,4	-0,2		-1
	1,6	1,4				-1			-1
	-0,4	1,0
	-0,4	0,6				-1			-1

В тактовые периоды 2 и 7 состояния системы идентичны, так как при неизменном входном сигнале U_вх=0,6 В цикл работы занимает пять тактовых периодов. Усреднение выходного сигнала ЦАП за цикл действительно дает величину напряжения 0,6 В:

(1-1+1+1+1)/5=0,6.

Для формирования выходного кода такого преобразователя необходимо каким-либо образом преобразовать последовательность бит на выходе компаратора в виде унитарного кода в последовательный или параллельный двоичный позиционный код. В простейшем случае это можно сделать с помощью двоичного счетчика. Возьмем в нашем примере 4-разрядный счетчик. Подсчет бит на выходе компаратора за 16-ти тактный цикл дает число 13. Несложно увидеть, что при U_вх=1 В на выходе компаратора всегда будет единица, что дает за цикл число 16, т.е. переполнение счетчика. Напротив, при U_вх= - 1 В на выходе компаратора всегда будет нуль, что дает равное нулю содержимое счетчика в конце цикла. В случае, если U_вх=0 то, как это видно из табл. 2, результат счета за цикл составит 8₁₀ или 1000₂. Это значит, что выходное число АЦП представляется в смещенном коде. В рассмотренном примере верхняя граница полной шкалы составит 1111₂ или +7₁₀, а нижняя - 0000₂ или -8₁₀. При U_вх=0,6 В, как это видно из левой половины табл. 2, содержимое счетчика составит 13₁₀ в смещенном коде, что соответствует +5. Учитывая, что +8 соответствует U_вх=1 В, найдем

5*1/8=0,625> 0,6 В.

При использовании двоичного счетчика в качестве преобразователя потока битов, поступающих с выхода компаратора, необходимо выделять фиксированный цикл преобразования, длительность которого равна произведению K_сч f_такт. После его окончания должно производиться считывание результата, например, с помощью регистра-защелки и обнуление счетчика. В этом случае с точки зрения помехоподавляющих свойств сигма-дельта АЦП близки к АЦП многотактного интегрирования. Более эффективно с этой точки зрения применение в сигма-дельта АЦП цифровых фильтров с конечной длительностью переходных процессов.

В сигма-дельта АЦП обычно применяются цифровые фильтры с амплитудно-частотной характеристикой (АЧХ) вида (sinx/x)³. Передаточная функция такого фильтра в z-области определяется выражением

,

где М - целое число, которое задается программно и равно отношению тактовой частоты модулятора к частоте отсчетов фильтра. (Частота отсчетов - это частота, с которой обновляются данные).Например, для АЦП AD7714 это число может принимать значения от 19 до 4000. В частотной области модуль передаточной функции фильтра

. (13)

На рис. 16 приведен график амплитудно-частотной характеристики цифрового фильтра, построенной согласно выражению (13) при f_такт=38,4 кГц и М=192, что дает значение частоты отсчетов, совпадающей с первой частотой режекции фильтра АЦП, f_отсч=50 Гц. Сравнение этой АЧХ с АЧХ коэффициента подавления помех АЦП с двухкратным интегрированием (см. рис. 12) показывает значительно лучшие помехоподавляющие свойства сигма-дельта АЦП.

В то же время применение цифрового фильтра нижних частот в составе сигма-дельта АЦП вместо счетчика вызывает переходные процессы при изменении входного напряжения. Время установления цифровых фильтров с конечной длительностью переходных процессов, как следует из их названия, конечно и составляет для фильтра вида (sinx/x)³ четыре периода частоты отсчетов, а при начальном обнулении фильтра - три периода. Это снижает быстродействие систем сбора данных на основе сигма-дельта АЦП. Поэтому выпускаются ИМС AD7730 и AD7731, оснащенные сложным цифровым фильтром, обеспечивающие переключение каналов со временем установления 1 мс при сохранении эффективной разрядности не ниже 13 бит (так называемый Fast-Step режим). Обычно цифровой фильтр изготавливается на том же кристалле, что и модулятор, но иногда они выпускаются в виде двух отдельных ИМС (например, AD1555 - модулятор четвертого порядка и AD1556 - цифровой фильтр).

Сравнение сигма-дельта АЦП с АЦП многотактного интегрирования показывает значительные преимущества первых. Прежде всего, линейность характеристики преобразования сигма-дельта АЦП выше, чем у АЦП многотактного интегрирования равной стоимости. Это объясняется тем, что интегратор сигма-дельта АЦП работает в значительно более узком динамическом диапазоне, и нелинейность переходной характеристики усилителя, на котором построен интегратор, сказывается значительно меньше. Емкость конденсатора интегратора у сигма-дельта АЦП значительно меньше (десятки пикофарад), так что этот конденсатор может быть изготовлен прямо на кристалле ИМС. Как следствие, сигма-дельта АЦП практически не имеет внешних элементов, что существенно сокращает площадь, занимаемую им на плате, и снижает уровень шумов. В результате, например, 24-разрядный сигма-дельта АЦП AD7714 изготавливается в виде однокристалльной ИМС в 24-выводном корпусе, потребляет 3 мВт мощности и стоит примерно 14 долларов США, а 18-разрядный АЦП восьмитактного интегрирования HI-7159 потребляет 75 мВт и стоит около 30 долларов. К тому же сигма-дельта АЦП начинает давать правильный результат через 3-4 отсчета после скачкообразного изменения входного сигнала, что при величине первой частоты режекции, равной 50 Гц, и 20-разрядном разрешении составляет 60-80 мс, а минимальное время преобразования АЦП HI-7159 для 18-разрядного разрешения и той же частоты режекции составляет 140 мс. В настоящее время ряд ведущих по аналого-цифровым ИМС фирм, такие как Analog Devices и Burr-Brown, прекратили производство АЦП многотактного интегрирования, полностью перейдя в области АЦ-преобразования высокого разрешения на сигма-дельта АЦП.

Сигма-дельта АЦП высокого разрешения имеют развитую цифровую часть, включающую микроконтроллер. Это позволяет реализовать режимы автоматической установки нуля и самокалибровки полной шкалы, хранить калибровочные коэффициенты и передавать их по запросу внешнего процессора.

Преобразователи напряжение-частота

На базе преобразователей напряжение-частота (ПНЧ) могут быть построены интегрирующие АЦП, обеспечивающие относительно высокую точность преобразования при низкой стоимости. Существует несколько видов ПНЧ. Наибольшее применение нашли ПНЧ с заданной длительностью выходного импульса. Структурная схема такого ПНЧ приведена на рис. 17. По этой схеме построена ИМС VFC-32 (отечественный аналог - 1108ПП1).

Работает ПНЧ следующим образом. Под действием положительного входного сигнала U_вх напряжение U_и на выходе интегратора И уменьшается. При этом ключ S разомкнут. Когда напряжение U_и уменьшится до нуля, компаратор К переключается, запуская тем самым одновибратор. Одновибратор формирует импульс стабильной длительности Т_и, который управляет ключем. Последовательность этих импульсов является выходным сигналом ПНЧ. Ключ замыкается и ток I_оп в течение Т_и поступает на вход интегратора, вызывая увеличение выходного напряжения интегратора. Далее описанный процесс снова повторяется.

Импульсы тока I_оп уравновешивают ток, вызываемый входным напряжением U_вх. В установившемся режиме

.

Отсюда следует

, (14)

где U_вх.ср - среднее значение входного напряжения за период Т. Выражение (14) показывает, что точность преобразования определяется точностью установки опорного тока I_оп, точностью выдержки длительности импульса одновибратора Т_и, а также точностью резистора R. Емкость конденсатора интегратора не оказывает влияния на частоту ПНЧ.

Таким образом, по существу ПНЧ преобразует входное напряжение в унитарный код. Для его преобразования в двоичный позиционный можно использовать счетчик. Схема интегрирующего АЦП на базе ПНЧ приведена на рис. 18. Двоичный счетчик подсчитывает число импульсов, поступивших от ПНЧ за период Т_отсч=1/f_отсч, задаваемый отсчетными импульсами, которыми содержимое счетчика заносится в выходной регистр-защелку. Вслед за этим происходит обнуление счетчика. Число импульсов n, подсчитанных счетчиком за время Т_отсч,

.

Здесь U_вх.ср - среднее значение входного напряжения за весь период Т_отсч.

Можно заметно повысить точность ПНЧ, если вместо одновибратора включить тактируемый импульсами стабильной частоты D-триггер. Несложно убедиться (см. рис. 16), что в этом случае ПНЧ превращается в однобитный сигма-дельта модулятор.

Дата добавления: 2014-12-25