Практическое занятие № 5. Разработка цифровых устройств с памятью

Задача 1. Разработка двоичного счётчика.

Разработать двоичный счётчик на микросхемах (К555ИЕ7 (SN74LS193) – группа №1; К555ИЕ5 (SN74LS93) – группа №2; К555ИЕ18 (SN74LS163) – группа №3; К555ИЕ17 (SN74LS169) – группа №4) с коэффициентом счёта, равным n ∙3 (n – номер варианта). Описать работу схемы. Осуществить моделирование её работы.

Пример решения задачи 1. Вариант 31

Необходимо реализовать двоичный счётчик на микросхемах К555ИЕ7 (SN74LS193) с коэффициентом счёта К_сч= 31∙3=93.

Микросхема К555ИЕ7(SN74LS193) представляет собой четырёхразрядный двоичный счётчик (рисунок 5.1).

а) б)

Рисунок 5.1 – Условное обозначение микросхемы К555ИЕ7 (а) и SN74LS193 (б)

Выводы 15, 1, 10, 9 предназначены для предварительной установки счётчика при нулевом уровне сигнала на входе 11. Высокий уровень напряжения на входе 11 (+5В) исключает предварительную установку. Вход 5 используется для прямого счёта, а вход 4 – для обратного. Сброс счётчика осуществляется при подачи высокого уровня напряжения на вход 14. Для увеличения разрядности счётчика используется выход 12 (≥15).

Одна микросхема может иметь максимальный коэффициент счёта, равный 16. Две последовательно соединённые микросхемы дадут коэффициент счёта, равный 256. Так как заданный коэффициент счёта К_сч= 31∙3=93, то для построения счетчика-делителя с заданным коэффициентом счёта достаточно двух микросхем. Определим двоичный код заданного коэффициента счёта:

=128∙0+64∙1+32∙0+16∙1+8∙1+4∙1+2∙0+1∙1.

При поступлении 93-го импульса на вход микросхемы DD 1 на выходах Q _i микросхем DD 1 и DD 2 установятся следующие логические сигналы:

DD2: Q ₃ Q ₂ Q _l Q _O; DD1: Q ₃ Q ₂ Q _l Q _O.

0101 1101

Так как сброс счётчиков в исходное (нулевое) состояние осуществляется сигналом высокого уровня, подаваемым на входы 14, то, объединив с помощью логического элемента 8И-НЕ (DD 3) выходы Q_i счетчиков, на которых появятся логические единицы при поступлении на вход 93-го импульса, подадим результирующий сигнал с выхода DD 3, предварительно проинвертировав его с помощью логического элемента 3И-НЕ DD 4 на входы 14 микросхем DD 1 и DD 2.

В качестве DD 3 можно использовать микросхему К555ЛА2 (74LS30D), в которой содержится один логический элемент 8И-НЕ;в качестве DD 4 – микросхему К555ЛА4 (74LS10D), в которой содержится два логических элемента ЗИ-НЕ.

Модель разработанной схемы счётчика в среде Multisim (файл «Двоичный счётчик.ms11») приведена на рисунке 5.2. Данная схема осуществляет подсчёт 93-х импульсов и отображение их двоичного кода. С приходом 93-го импульса выходы счётчиков обнуляются и счёт возобновляется.

Рисунок 5.2–Модель двоичного счётчика с коэфициентом счёта К_сч= 93

Задача 2. Разработка двоично-десятичного счётчика.

Разработать двоично-десятичный счётчик на микросхемах (К555ИЕ6 (SN74LS192) – группа №1; К555ИЕ9 (SN74LS160) – группа №2; К555ИЕ2 (SN74LS90) – группа №3; К555ИЕ20 (SN74LS390) – группа №4) с коэффициентом счёта, равным n ∙ 3 (n – номер варианта). Описать работу схемы. Осуществить моделирование её работы.

Пример решения задачи 2. Вариант 31

Необходимо реализовать двоично-десятичный счётчик на микросхемах К555ИЕ6 (SN74LS1932 с коэффициентом счёта К_сч= 31∙3=93.

Микросхема К555ИЕ6 (SN74LS192) по назначению выводов аналогична микросхеме К555ИЕ7 (SN74LS193) (рисунок 5.1). Однако подсчёт числа импульсов осуществляет в двоично-десятичном коде.

Одна микросхема может иметь максимальный коэффициент счёта, равный 10. Две последовательно соединённые микросхемы дадут коэффициент счёта, равный 100. Так как заданный коэффициент счёта К_сч= 31∙3=93, то для построения счетчика-делителя с заданным коэффициентом счёта достаточно двух микросхем. Определим двоично-десятичный код заданного коэффициента счёта. При этом каждый из разрядов десятичного числа представляется двоичным кодом из четырёх разрядов:

=8∙1+4∙0+2∙0+1∙1;

=8∙0+4∙0+2∙1+1∙1.

При поступлении 93-го импульса на вход микросхемы DD 1 на выходах Q _i микросхем DD 1 и DD 2 установятся следующие логические сигналы:

DD2: Q ₃ Q ₂ Q _l Q _O; DD1: Q ₃ Q ₂ Q _l Q _O.

1001 0011

Так как сброс счётчиков в исходное (нулевое) состояние осуществляется сигналом высокого уровня, подаваемым на входы 14, то, объединив с помощью логического элемента 8И-НЕ (DD 3) выходы Q i счетчиков, на которых появятся логические единицы при поступлении на вход 93-го импульса, подадим результирующий сигнал с выхода DD 3, предварительно проинвертировав его с помощью логического элемента 3И-НЕ DD 4 на входы 14 микросхем DD 1 и DD 2.

В качестве DD 3 можно использовать микросхему К555ЛА2 (74LS30D), в которой содержится один логический элемент 8И-НЕ;в качестве DD 4 –микросхему К555ЛА4 (74LS10D), в которой содержится два логических элемента ЗИ-НЕ.

Модель разработанной схемы счётчика в среде Multisim (файл «Двоично-десятичный счётчик.ms11») приведена на рисунке 5.3. Данная схема осуществляет подсчёт 93-х импульсов и отображение их двоично-десятичного кода. С приходом 93-го импульса выходы счётчиков обнуляются и счёт возобновляется.

Для отображения двоично-десятичного кода воспользуемся семисегментными индикаторами DCD_HEX.

Рисунок 5.3 – Модель двоично-десятичного счётчика с коэффициентом счёта К_сч=93

Дата добавления: 2015-05-06