Экспериментальное исследование функций переходов триггеров

5.1. Запустите программу Electronics Workbench, откройте новый файл для создания схемы триггера.

5.2. Последовательно составляйте структурные схемы триггеров, перечисленных в задании вашего варианта (RS-, JK-, D- и Т-) и показанных на рис. 1.1 4.3. Варианты заданий приведены в табл. 1

5.3. Щёлкните левой кнопкой мыши по выключателю питания , пиктограмма которого расположена в правом верхнем углу рабочего поля. Замыкая и размыкая переключатели на входах триггера имитируйте подачу напряжения высокого уровня (логическая единица) или низкого (логический нуль), рассмотрев все возможные комбинации входных сигналов.

5.4. Результаты компьютерного исследования алгоритмов работы триггеров заносите в таблицы переходов, называемые также таблицы истинности, учитывая, что красное свечение логического пробника на прямых Q или инверсных Q’ на выходах триггера означают наличие напряжения высокого уровня (логическая единица), отсутствие свечения пробника – напряжение низкого (логический нуль).

Например, для схемы (рис.1) таблица истинности (табл.2) может иметь следующий вид:

S’	R’	Qt	Q’t	Qt+1	Q’t+1	Состояние триггера
						Исходное состояние
						Активизация(установка1)
						Сброс (установка0)
						Память (хранение)
						Запрещенное состояние

В таблице истинности обозначено:

Q_t – значение логического сигнала на прямом выходе триггера в момент времени t; Q_t+1 - значение логического сигнала на прямом выходе триггера в следующий момент времени (t+1); Значения Q_t и Q’_t студенты должны определить самостоятельно, анализируя алгоритм работы логической схемы триггера.

5.5. Выключите электропитание схемы.

5.6. Сделайте выводе о содержании входных сигналов для активизации и сброса триггера.

Например, для триггера, приведенного на рис.1 и его таблицы истинности, выводы могут быть следующими:

1. Асинхронный RS-триггер с инверсными входами: а) при комбинации входных сигналов S’=0 и R’=1 устанавливается в состояние Q_t+1=1, Q’_t+1=0; б) при переходе к S=1, R=1 триггер сохраняет прежнее состояние Q_t+1=1; в) при комбинации входных сигналов S’=1 и R’=0 триггер устанавливается в состояние Q_t+1=0, Q’_t+1=1; г) при переходе к S=1, R=1 триггер сохраняет прежнее состояние Q_t+1=0; д) при комбинации входных сигналов S=R=1 – выходное состояние триггера не определено, т.е. S=1 и R=1 является запрещенной комбинацией входных сигналов (нарушен постулат триггера: если Q=1, то Q’=0; если Q=0, то Q’=1).

2. Аналогичные выводы должны быть сделаны по каждому типу исследуемого триггера.

Дата добавления: 2015-05-09