Мета виконання роботи

Лабораторна робота № DE-2

Electronic Workbench)

По дисциплiнi

Лабораторний практикум

“Схемотехніка ЕОМ”

(з використанням пакету

Вивчення особливостей роботи і

використання мультиплексорів

Вивчення особливостей роботи і використання мультиплексорів в задачах комп’ютерної техніки.

2. Основні теоретичні положення

Мультиплексором називається цифровий комбінаційний пристрій призна-чений для прийому інформації з декількох паралельних ліній і передачі її в одну вихідну в вигляді впорядкованої послідовності.Вибір відповідної вхідної лінії та її гальвонічне з’єднання з вихідною забезпечується відповідним адресним кодом. При наявності n адресних входів комбінаційною схемою мультиплексора забезпечується комбінація 2ⁿ ліній передачі інформації. На рис 3.7 приведене умовне зображення мультиплексора, призначеного для комутації одного з 4-х інформаційних входів D₀ – D₃ на вихід Y з допомогою двох адресних сигналів А₀ та А₁. Вхід V являється допоміжним входом і називається дозволяючим. При сигналі на вході v=0 мультиплексор виконує свої функції, а при v = 1 інформація з D₀ – D₃ на вихід Y не передається. Робота мультиплексора описується логічною функцією:

З формули (3.10) витікає, що зміна кодів на входах А₀,А₁, яка відбувається в відповідності з частотою генератора адресних сигналів а₀,а₁, приводить до частового розподілення інформаційних сигналів d₀ – d₃ на виході Y.(часто сигнали d₀ – d₃ називають “данними”).

Приведена схема може виконувати і дещо іншу функцію- цілеспрямовано вибирати дані по окремій, або декількох окремих адресах. В такому випадку подібні пристрої називаються селекторами (від select- вибирати).

Дозволяючий вхід V розширює можли-вості приcтрою. Він дозволяє синхронізувати роботу мультиплексора з іншими схемами, а також використовується для нарощування розрядності адресних сипгналів. Логічна схема мультиплексора, реалізована в базисі І-НІ-АБО в відповідності до формули (3.10), приведена на рис. 3.8.

Кількість інформаційних входів мульти-плексора відображається в його назві. Напри-клад, розглянута схема відповідає назві “ з 4-х в 1”, або просто “4:1”. В залежності від кількості інформаційних входів, вони бувають “з 8 в 1”, “з 16 в 1” і т.д.

Так як мультиплексор являється комбіна-ційною схемою, то на його базі можуть виконуватись різні логічні функції. Як прикладом їх реалізації скорис-таємось формулою (3.10). Допустимо, що необхідно реалізувати логічну функцію:

(3.11)

Порівнюючи формули (3.11) і (3.10) бачимо, що присвоївши адресним сигналам а₀,а₁ значення х₀,х₁ і забезпечивши d₁ = d₃ = 0, d₀ = d₂ = 1, v =0, одержимо схему, (рис.3.9), яка реалізує функцію (3.11).

Нескладні перетворення логічних функцій дають можливість реалізову-вати на мультиплексорах функції з кількістю змінних, що перевершує кількість адресних входів. Виконується слідуюча послідовність перетворень:

· в мінімізованій діз’юнктивній нор-мальній формі функції виділяються змінні, які мають найвищий ранг, тобто повторюються в найбільшій кількості діз’юнкцій. Наприклад, вибирається m змінних;

·
виконується перетворення функції так, щоб забезпечити присутність виділених змінних в усіх діз’юнкціях. Для цього кожна діз’юнкція домножається на

· проводиться перегрупування логічної функції завдяки тому, що виділені змінні виносяться за дужки в відповідних групах діз’юнкцій.

В результаті виконаних перетворень одержується формула вихідної функ-ції, яка реалізується на мультиплексорі “ з M=2^m в 1”, якщо на його адресні входи подати виділені змінні, а на інформаційних входах забезпечується вико-наня тих логічних виразів, які залишились в дужках. Якщо вирази в дужках являються функціями декількох змінни, тоїх реалізація може бути забезпечена або з допомогою іншого мультиплексора, або на основі типових логічних елементів.

Приклад. Функцію

Реалізувати з використанням мультиплексора “з 4-х в 1”.

Так як в використовуємому мультиплексорі два адресні входи, то виби-раємо дві змінні з найбільшими рангами. Ранги змінних приведені в табл. 3.1.

Табл. 3.1. Вибираємо дві змінні х₂ та х₃.

х0	х1	х2	х3	х4

Виконуємо перетворення функції:

Логічна сума в перших дужках також реалізується з допомогою мульти-плексора 4:1, якщо на адресні входи його пдати змінні х₀ та х₄. Принципова схема, що реалізує розглядаєму логічну функцію, приведена на рис.3.10.

Але така схема являється лише прикладом і приктично не реалізуєма, так як в серіях мікросхем відсутні мультиплексори 4:1, а спарений мультиплексор К1533КП2 має об’єднані адресні входи. Практично задача може бути розв’язана при використанні мультиплексора 8:1.

Вибравши змінні х₀,х₂,х₃ з високими рангами, функцію перетворимо до слі-дуючого вигляду:

В табл.3.2 зведені значення необхідних сигналів, які подаються на відповідні інформаційні входи. На рис.3.11. приведена схема, що реалізує розглядаєму функцію на

Табл.3.2.

x3	x2	x0	Di-
			x4
			x1x4
0			x1
1			x1
1			x1

мультиплексорі К1533КП7. Необхідні допоміжні логічні функції реалізуються з використанням одного корпуса мікросхеми К1533 ЛА3.

В більшості серій мікросхем мультиплексори, виготовляємі в вигляді самостійних виробів, мають кількість інформаційних входів, що не перевищує 16. Збільшення їх кількості досягається різними прийомами зєднання окремих мультиплексорів. На рис. 3.12. прниведена схема паралельного нарощування.

В любій схемі для розширення кількості входів необхідно пвдвищувати кількість адресних провідників (ємність адресного простору, адресної шини). В схемі, приведеній на рис.3.12. розширення адресного простору досягається викрористанням входу V, який, об’єднаний в обох мультиплексорах через інвертор, являється старшим розрядом адресної шини. При а₂ =0 зміна сигналів на а₀,а₁ дозволить вибирати входи d₀ –d₃ шини даних і через елемент АБО (DD4) передавати на вихід Y. Мультиплексор DD2 при цьому відключений високим рівнем сигналу на виході DD3. При а₂=1 зміною а₀,а₁ забезпечується комутація входів d₄ – d₇ на вихід Y. При наявності в мультиплексорах інверсних виходів, їх обєднання забезпечується елементом І-НІ (DD5).

При необхідності суттє-вого нарощування кількості комутуємих інформаційних входів використовується пірамідальний спосіб наро-щування. Приклад його реалізації приведений на рис. 3.13. Ця схема в реалізації являється більш гнучкою. Адресні входи мультиплек-сорів нижчого рівня DD1-DD4 об’єднуються паралель-но і являються молодшими розрядами адресного прос-тору. Їх кількість визнача-ється тільки вихідною роз-рядністю інформаційних входів кожного мультиплек-сора. Мультиплексор верх-ньої ступені задає старші розряди адресного простору, завдяки яким він забезпечує комутацію виходу одного з мультиплексорів Y₀ – Y₃ на загальний вихід Y.При використанні іншої комбінаційної схемотехніки, наприклад, дешифраторів, про які буде йти мова нижче, появляються більш широкі можливості нарощування розрядності інформаційної та адресної шин.

3. Використання пакету EWB для вивчення роботи мультиплексоів

Нижче приводиться приклад дослідження функціоальних властивостей і прикладів використання мікросхеми мультиплексора, що зображена на рисунку під назвою MUXER Нижче приводиться коротке описання його роботи

The multiplexer (data selector) has twelve inputs and two outputs. The inputs include eight data lines, three control lines and one enable input. Depending on the value at the control lines, the multiplexer selects one of eight data inputs and outputs its value (high or low) at the Y output pin. The enable input (G) must be low to enable the output. W holds the complement of the Y output.

Приципова схема, для проведення досліджень повинна демонстувати роботу мультиплексора при всіх можливих станах, які забезпечуються інверсним входом дозволу роботи G а також адресними входами А, В, С.

На зображеній принциповій схемі проводяться дослідження статичних режимів мультиплексора для встановлення залежності між сигналами на адресних входах і відповідним бітом вхідної шини даних D0 –D7

Слідуючий рисунок демонструє використання Word Generator для визначен-ня логічної функції яка реалізується з допомогою досліджуємого мультиплек-сора. Генератор слів в режимі Pause послідовно формує адреси в двійковому форматі від 0000 до 0007, які відображаються на нижній горизонтальній строчці генератора і подаються на адресні входи мультиплексора. Логічні сигнали, що подані на біти шини даних послідовно будуть відображатись на виході Y в прямому коді, а на виході W - в зворотньому. Рисунок демонструє режим при якому адресний сигнал 0001 приєднує вхід D1 до виходу Y мультиплексора, внаслідок чого сигнал логічної 1 з його входу передається на вихід Y.

Таблиця станів мультиплексора одержана шляхом дослідження його роботи має вигляд

Логічна функція, що реалізується на попередньому рисунку з допомогою мультиплексора

Y = å 1, 3, 5, 7 = C’B’A +C’BA +CB’A + CBA.

Дата добавления: 2015-05-09