Операция адресного обмена (чтение)

Операция адресного обмена (запись)

Операция прерывания

Устройство, которому необходимо прервать работу процессора, устанавливает триггер запроса прерываний КР1533ТМ2 (DD11). Сформированный им сигнал /INT0 поступает по шине управления в контроллер прерываний процессора. Контроллер прерывает работу процессора и, в соответствии с приоритетом поступивших сигналов, передаёт необходимый адрес вектора прерывания в процессор по его локальным шинам. Процессор, получив адрес вектора прерывания, находит подпрограмму, согласно которой обслуживает устройство. По завершению обслуживания устройства процессор возвращается к выполнению прерванной программы.

Процессор, выполняя данную операцию, устанавливает на линиях связи ADRF-ADR0 адрес устройства, которые должны быть достоверны за 50 нс до выдачи команды записи. Адрес поступает на дешифратор адреса ДА (дешифратор реализован на мультиплексорах КР1533КП7 (DD1-DD5)), дешифрируется и в виде сигнала Запись через 24 нс выдаётся на схему &4 КР1533ЛА3 (DD9). Затем процессор выставляет сигнал записи /IOWC, который, пройдя за 26 нс через инвертор, выполненный на элементе КР1533ЛН1 (DD14.2), открытую схему DD13.1 и инвертор (DD14.3), поступает на вход С регистров, записывая данные, поступившие с внешнего устройства, в КР1533ИР23 (DD7-10). Одновременно сигнал за 46 нс с выхода схемы DD13.1, проходя через инвертор DD14.3 и схему КР1533ЛА10 (DD16), поступает на линию подтверждения передачи /XACK. Получив сигнал /XACK, процессор сбрасывает /IOWC. В течение 18 нс после сброса сигнала Запись снимаются адрес, а также закрывается схема DD13.1. Сброс сигнала /IOWC приводит к снятию /XACK в течение 59 нс. Вывод данных в регистры с периферийного устройство завершён. Временная диаграмма представлена на Рис.1.

Процессор, выполняя данную операцию, устанавливает на линиях связи ADRF-ADR0 адрес устройства, который должен быть достоверен за 50 нс до выдачи команды чтения. Адрес поступает на DD1-DD5, дешифрируется и в виде сигнала РД1 или РД2 через 24 нс выдаётся на схему DD12.3 или DD12.4. Затем процессор выставляет сигнал чтения /IORC, который, пройдя за 47 нс через инвертор DD14.1, открытую схему DD12.3 или DD12.4 поступает на вход EZ регистров DD7-DD10 тем самым считывая данные с регистров на шину данных. Одновременно сигнал за 46 нс с выхода схемы DD13.1, проходя через схему DD16, поступает на линию подтверждения передачи /XACK. Получив сигнал /XACK, процессор сбрасывает /IORC. В течение 18 нс после сброса сигнала РД1 или РД2 снимаются адрес, а также закрывается схема DD12.3 или DD12.4. Сброс сигнала /IORC приводит к снятию /XACK в течение 61 нс.

Рис. 1. Адресный обмен (запись)

Рис. 2. Адресный обмен (чтение)

4. Расчетная часть проекта

Приведенные в этом разделе расчеты обосновывают выбор типа микросхем по величине времени задержки сигналов, величине потребляемого тока.

4.1 Расчет временных характеристик сигналов
протоколов обмена

Ниже приведены временные задержки сигналов, формирующихся при реализации протоколов обмена.

Время задержки сигналов РД1 и РД2

Время задержки сигнала Запись

Время задержки сигнала / XACK (при записи)

Время задержки сигнала /XACK (при чтении)

Дата добавления: 2015-06-29