GAL –Generic array Logic – базовая матричная логика

Имеют по сравнению с ПЛМ более широкие возможности за счет дополнения КС элементами памяти (обычно однобитовыми D-триггерами) и наличием обратных связей на матрицу И. Выполнены они по технологии EEPROM и допускают до 2000 стираний.

FPGA – field programmable gate arrays - программируемые полем вентильные матрицы

Состоят из многих программируемых логических устройств, структура связей которых также программируется матрицей соединений. Используют в своем составе три типа устройств: собственно конфигурируемые (программируемые) логические блоки (КЛБ) с фиксацией информации на триггерах; программируемые устройства ввода/вывода и устройства коммутации с линиями связи (программируемые шины –ПШ).