Асинхронна пам'ять — FPM, EDO і BEDO DRAM

Регенерація

Оскільки звертання (запис або читання) до різних комірок пам'яті звичайно відбуваються у випадковому порядку, для підтримки схоронності даних застосовується регенерація пам'яті (memory refresh) — регулярний циклічний перебір її осередків (звертання до них) з неодруженими циклами. Регенерація в мікросхемі відбувається одночасно по всьому рядку матриці при звертанні до кожної з її осередків. Максимальний період звертання до кожного рядка Г_КР (refresh time) для гарантованого збереження інформації в сучасної пам'яті лежить у межах 8-64 мс. У залежності від обсягу й організації матриці для однократної регенерації всього обсягу потрібно 512, 1024, 2048 або 4096 циклів звертань. При розподіленій регенерації (distributed refresh) одиночні цикли регенерації виконуються рівномірно з періодом Ј_RF (мал. 8.2, а), що для стандартної пам'яті приймається рівним 15,6 мкс. Період цих циклів називають частотою регенерації (refresh rate), хоча така назва більше відповідає зворотній величині — частоті циклів /= \/t_RF. Для пам'яті з розширеною регенерацією (extended refresh) допустимо період циклів до 125 мкс. Можливий також і варіант пакетної регенерації (burst refresh), коли всі цикли регенерації збираються в пакет (мал. 8.2, б), під час якого звертання до пам'яті по читанню і записові блокується. При кількості циклів 1024 ці пакети будуть періодично займати шину пам'яті приблизно на 130 мкс, що далеко не завжди припустимо. З цієї причини, як правило, виконується розподілена регенерація, хоча можливо і проміжному варіантові — пакетами по трохи (наприклад, 4) циклів.

f_RF = 7_RF/ n = 15,6 мкс (стандартна пам'ять)

Динамічна пам'ять, використовувана у відеобуферах графічних адаптерів, спеціальних циклів регенерації, як правило, не вимагає, оскільки частота її читання при регенерації зображення цілком достатня для збереження інформації.

Для випадку послідовного звертання до осередків, що належать одному рядкові матриці. У цьому випадку адреса рядка виставляється на шині тільки один раз, і сигнал утримується на низькому рівні на час усіх наступних звертань, що можуть бути циклами як запису, так і читання. Такий режим звертання називається режимом швидкого сторінкового обміну (Fast Page Mode, FPM), або просто режимом сторінкового обміну (page mode). Поняття «сторінка» насправді відносится до рядка (row). Перевага даного режиму полягає в економії часу за рахунок виключення фази видачі адреси рядка з циклів, що випливають за першим, що дозволяє підвищити продуктивність пам'яті. Для пам'яті з часом доступу 60 не час циклу обміну усередині сторінки може бути скорочене до 35 не. Здатність працювати в режимі FPM є «заслугою» не мікросхем або модулів пам'яті (у цьому режимі можуть працювати і самі «древні» мікросхеми, і мікросхеми EDO, про які мова йтиме далі), а контролера динамічної пам'яті (тобто чипсета).

Наступною модифікацією пам'яті, спрямованої на підвищення продуктивності при тім же швидкодії запам'ятовуючих елементів, з'явилася пам'ять EDO DRAM (Extended, або Enhanced, Data Out). Ця пам'ять містить регістр-засувку вихідних даних (data latch), що забезпечує деяку конвеєризацію роботи для підвищення продуктивності при читанні

З принципового розходження в роботі вихідних буферів випливає, що в одному банку не варто змішувати EDO і стандартні модулі. Модулі EDO підтримуються не всіма чипсетами і системними платами (у більшій мері це відноситься до системних плат для процесорів класу 486). Крім того, не всі системні плати, що підтримують пам'ять EDO, використовують потенційний виграш у продуктивності від її «малої конвеєризації» (це зауваження більше відноситься до дешевих системних плат). Затримка відключення вихідних буферів утрудняє чергування банків, через що деякі системні плати не підтримують чергування для пам'яті EDO.

Багато хто чипсети разом з BIOS автоматично визначають тип установлених модулів і навіть допускають суміш EDO і стандартних модулів у різних банках. Для визначення типу чипсет організує спеціальний цикл звертання, у якому «прощупує» усі банки і заповнює таблицю, після чого переводиться в режим нормального звертання (з таким спеціальним циклом можлива і звичайна робота з пам'яттю, але її продуктивність виявляється на подив низкою). У нормальному режимі звертання в залежності від адреси, що визначає номер банку, за значенням відповідних йому полючи таблиці організується необхідний цикл.

Мікросхеми EDO застосовувалися як в основній пам'яті, так і у відеопам'яті графічних адаптерів.

Результатом подальшого розвитку конвеєрної архітектури модулів пам'яті з'явилася пам'ять BEDO (Burst EDO) DRAM. Пам'ять BEDO застосовується в модулях SIMM-72 і DIMM, але підтримується далеко не всіма чипсетами.

На цьому еволюція асинхронної пам'яті зупинилася, а подальші удосконалення зажадали синхронного інтерфейсу. Пам'ять BEDO широкого поширення не одержала, оскільки їй уже «наставала на п'яти» синхронна динамічна пам'ять (SDRAM).

Перераховані вище типи пам'яті є асинхронними стосовно тактів системної шини комп'ютера. Це означає, що всі процеси ініціюються тільки імпульсами RAS# і CAS#, а завершуються через якийсь визначений (для даних мікросхем) інтервал. На час цих процесів шина пам'яті виявляється зайнятої, причому, в основному, чеканням даних.

Дата добавления: 2014-01-04