Різновиди статичної пам'яті

Статична пам'ять

Статична пам'ять (Static Random Access Memory, SRAM), як і випливає з її назви, здатна зберігати інформацію в статичному режимі — тобто як завгодно довго при відсутності звертань (але при наявності живильної напруги). Осередку статичної пам'яті реалізуються на тригерах — елементах із двома стійкими станами. У порівнянні з динамічною пам'яттю ці осередки більш складні і займають більше місця на кристалі, однак вони простіше в керуванні і не вимагають регенерації. Швидкодія й енергоспоживання статичної пам'яті визначається технологією виготовлення і схемотехникой запам'ятовуючих осередків. Сама економічна Кмоп-память (CMOS memory) має значний час доступу (більш 100 не), але зате придатна для тривалого збереження інформації при харчуванні від малопотужної батареї і застосовується в PC. Сама швидкодіюча статична пам'ять має час доступу в трохи наносекунд, що дозволяє їй працювати на частоті системної шини процесора, не вимагаючи від нього тактів чекання. Обсяг пам'яті мікросхем SRAM уже досяг 32 Мбит. Відносно високі питома вартість збереження інформації й енергоспоживання при низької щільності упакування не дозволяють використовувати SRAM як основну пам'ять комп'ютерів. У PC мікросхеми SRAM в основному застосовуються для побудови вторинного кеша; вони можуть розташовуватися як на системній платі, так і на картриджі процесора. Різновиду статичної пам'яті — Async SRAM, Sync Burst SRAM і Pipelined Burst SRAM — ми розглянемо саме з погляду цього застосування.

Асинхронна статична пам'ять (Asynchronous SRAM, Async SRAM), вона ж звичайна, або стандартна, мається на увазі під терміном SRAM за замовчуванням, коли тип пам'яті не зазначений (до деяких пір йому дійсно не було альтернативи).

Мікросхеми цього типу мають найпростіший асинхронний інтерфейс, що включає шину адреси, шину даних і сигнали. Час доступу — затримка появи дійсних даних на виході щодо моменту встановлення адреси — у стандартних мікросхем SRAM складає 10, 12, 15 або 20 не, що дозволяє процесорові виконувати пакетний цикл читання (без тактів чекання) на частоті системної шини до 33 Мгц. Найбільш швидка пам'ять має час доступу 8 нс. Обсяг мікросхеми SRAM досяг 4 Мбит.

Синхронна пакетна статична пам'ять (Sync Burst SRAM) оптимизирована під виконання пакетних (burst) операцій обміну, властиві кеш-пам'яті.

Конвейєрно-пакетна статична пам'ять (Pipelined Burst SRAM, PB SRAM) — удосконалення синхронної пам'яті (слово «синхронна» з її назви для стислості вилучили, але воно обов'язково мається на увазі). Конвеєром є додатковий внутрішній регістр даних, що, вимагаючи додаткового такту в першому пересиланні циклу, дозволяє інші дані одержувати без тактів чекання навіть на частотах вище 75 Мгц. Сучасні мікросхеми здатні працювати на частоті до 250 МГц, перші дані пакета читання з'являються через один такт, тобто через 8-10 не.

Розвитком цієї пам'яті стала статична пам'ять DDR SRAM, що працює на частотах 275-375 МГц, а також DDRII SRAM. Ця пам'ять може працювати як у режимі SDR (однократна синхронізація), так і в режимі DDR; у режимі DDR частота передачі даних подвоюється щодо тактової (тобто досягає 2 х 375 - 750 МГц). Щільність упакування досягає 32 Мбит у мікросхемі.

У пам'яті QDR SRAM чотириразова швидкість (щодо тактової частоти) забезпечується тим, що одночасно можливо передачу дані читання і записи (шина вводу відділена від шини висновку). По кожній шині передача йде на подвоєній частоті. Обсяг мікросхеми складає 18-72 Мбит, частоти — 166-300 Мгц.

У пам'яті QDRII SRAM час циклу читання — від 3,3 до 6 нс, частоти складають 166-300 Мгц. Тимчасові діаграми трохи інші: через подовжений цикл усі команди подаються по фронті синхросигнала.

Дата добавления: 2014-01-04