Последовательный сумматор

ИР-27

ИР-26

ИР-17

ИР-15

ИР-13

ИР-1

Х разрядный сдвигающий регистр с последовательным вводом на основе JK-триггеров

Допустим, что в регистр последовательно вводится начиная с младшего разряда двоичный код 1101, который поступает с внешнего устройства синхронно с тактовыми импульсами. С первым тактовым импульсом в триггер DD1 записывается «1» младшего разряда. Со следующим тактовым импульсом эта «1» будет сдвинута в триггер DD2 и окажется на его выходе. Одновременно в 1-ый триггер запишется «0». После 4-х тактовых импульсов параллельный код на выходах Q1—Q4 будет соответствовать последовательному входному. После пятого тактового импульса сигнал, бывший на выходах Q4, выводится из регистра и пропадает. После 8 тактов регистр полностью очищен от информации.

Дополнительная логика позволяет вводить информацию в регистр параллельно, а снимать последовательно.

Сдвигающийся регистр может быть использован в качестве кольцевого счетчика или счетчика Джонсона, который применяется для последовательного вывода информации без ее стирания.

D RG   C ®

&

&

Qn

D

V

C

Для этого информация с выхода многоразрядного регистра по цепи ОС снова вводится на вход. Пока на управляющем входе V единица, информация вводится в регистр по входу D и обратная связь не действует. За n тактов запоминается n разрядный код. Затем на V устанавливается «0» тактовыми импульсами по входу С. Информация с выхода Qn снова вводится в регистр одновременным последовательным (возможно и параллельным) считыванием и через n тактов находится в исходном состоянии.

С1 С2 V1 V2   D1 D2 D3 D4

Q1   Q2   Q3   Q4

RG ↔

Четырехразрядный регистр сдвига с последовательным или параллельным вводом информации и параллельным выводом (может быть и последовательным).
Он может выполнятьследующие функции:

• ввод информации параллельным кодом;
• параллельный вывод через Q1-Q4;
• последовательный вывод через Q1 либо Q4;
• ввод информации последовательным кодом со сдвигом влево (обратное направление через D4);
• ввод информации последовательным кодом со сдвигом вправо;
• хранение.

Регистр имеет:

• 2 тактовых входа С1 и С2.
• управляющий вход выбора режима V2
• 5 информационных входов (V1 для ввода в последовательном коде, D1-D4 для записи в параллельном коде)
• 4 выхода Q1-Q4.

Ввод информации параллельным кодом осуществляется при V2=1 и C2=0. Сдвиг информации в триггерах происходит по перепаду 1-0 на С2. Входы V1 и C1 при этом блокированы. В этом же режиме по входам V2, С2 производится преобразование последовательного кода в параллельный со сдвигом влево. В этом случае поток информации происходит в обратном направлении. Для этого соединяют Q4 – D3, Q3 – D2, Q2 – D1. Информация подается на D4. Сдвиг влево по перепаду 1-0 на С2.

V2	V1	С1	С2
	X	X	1à0	запись параллельного кода, сдвиг влево
	вход	1à0	X	запись последовательного кода, сдвиг вправо

Во избежание сбоев при смене состояний V2 должна происходить при C1=C2=0.

Ввод информации последовательным кодом: входная информация подается на V1, а тактовые импульсы на С1. Сдвиг вправо происходит при каждом перепаде 1à0 тактовых импульсов.

С   DR DL S1 S0     D1 … … … D8   R

RG ↔

Q1

Q8

…

Универсальный 8-ми разрядный регистр сдвига.

R	С	S1	S0	DR	DL	Режим работы
	0à1			*	*	параллельный ввод
				*	*	хранение
				*		сдвиг влево Q8=0 Q8=1
				*
					*	сдвиг вправо Q1=0 Q1=1
					*
	*	*	*	*	*	установка нуля

4-х разрядный регистр хранения.

RG ↔

Q1

Q4

…

E1 E2 D1 … … D4 C   EZ1 EZ2   K

При Е1=Е2=0 – параллельный ввод, иначе хранение.

EZ – выводы.

При EZ1= EZ2=0 – вывод информации, иначе выходы отключены от шин питания и от схемы управления.

12-разрядный регистр последовательного приближения

D   S   E   C

CC D0 … … … … D11

RC

Регистровый файл на четыре 4-х разрядных слова.

8-разрядный регистр с разделением записи.

D1 … … D4   SEWA   SEWB   EWR   SEP

Другие регистры:

ИР-11 – 4-х разрядный сдвиговый регистр.

ИР-12 – 4-х разрядный параллельный сдвиговый регистр.

ИР-16 – универсальный 4-х разрядный сдвиговый регистр.

ИР-18 – 6-х разрядный параллельный регистр с D-триггерами.

ИР-19 – 4-х разрядный параллельный регистр с O-триггерами.

ИР-20 – 4-х разрядный двухкодовый регистр.

ИР-21 – 4-х разрядное сдвигающее устройство.

Двоичные сумматоры. Одноразрядные двоичные сумматоры. Параллельные многоразрядные сумматоры. Структурные схемы, особенности работы. Основные параметры

Сумматоры –– функциональные узлы, выполняющие сложение чисел. Подразделяются на:

· комбинационные (нет памяти)

· накопительные

Каждый из этих групп может быть последовательного и параллельного типа.

Сложение чисел в последовательных сумматорах осуществляется поразрядно последовательно во времени. В сумматорах параллельного типа сложение всех разрядов многоразрядных чисел происходит одновременно.

Как последовательные, так и параллельные сумматоры строятся на основе одноразрядных суммирующих схем. Сумматоры, выполненные в виде самостоятельных микросхем, являются комбинационными.

HS

А

В

S

P

Полусумматор имеет 2 входа и 2 выхода. Используется для суммирования младших разрядов, т.к. не имеет выхода для переноса.

=1

&

А

В

S=A⊕B

P=AB

SM

Ai

Bi

Pi

S

P

=1

=1

&

&

Ai

Bi

Pi-1

Ai ⊕Bi  

Ai ∙Bi  

Si

Pi-1∙(Ai ⊕Bi)  

Pi=Ai∙BiVPi-1∙(Ai ⊕Bi)  

Состоит из двух полусумматоров: 1-й служит для сложения двух чисел, принадлежащих одному разряду, 2-й складывает промежуточную сумму с переносом. Входы можно менять местами.

SM

Ai

Bi

Pi-1

S

P

При последовательном вводе используется один полусумматор с дополнительной цепью задержки. Оба слагаемых в последовательном коде подаются на снимаются тоже в последовательном. Цепь задержки обеспечивает хранение импульса переноса на время одного такта, т.е. до прихода пары следующего разряда, с которым он будет просуммирован. Задержку обеспечивает D-триггер. Для хранения и ввода слагаемых А и В, а также для преобразования параллельного кода в последовательный и наоборот применяют регистр сдвига.

Достоинства: малые аппаратные затраты.

Недостатки: низкое быстродействие.

Разработаны схемы более быстродействующих сумматоров, например:

1) n-разрядный параллельный сумматор с последовательным переносом. Быстродействие его ограничено задержкой переноса, т.к. формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей системе.

2) n-разрядный параллельный сумматор с параллельным переносом с использованием специальных узлов блоков сквозного переноса.

Дата добавления: 2014-01-04