JK- тригер (К555ТК-1)

Це універсальний двохтактний тригер, що може працювати в асинхронному і синхронному режимі. В одній мікросхемі конструктивно розміщений один тригер.

Входи S і R інверсні і мають перевагу над входами JC і K.

По входах R і S тригер управляється як RS-тригер з інверсними входами незалежно від потенціалів, що знаходяться на входах JCK.

Одночасно подавати на входи R і S потенціал лог. "0" (U(0)) заборонено.

Якщо S = 1, R = 0 − тригер скидується в "0" (Q 0, = 1).

Якщо S = 0, R = 1 − тригер встановлюється в "1" (Q 1, = 0).

Якщо S = 1, R = 1 тригер зберігає попередній стан (0 або 1), і може управлятися по синхронних входах JCK.

Якщо S = 1, R = 1, на всіх входах К одночасно 1 (U(1)), хоча б на одному вході J-О (U(0)), то в момент подачі синхросигналу (його спаду) на вхід С, тригер скидається в "0" (Q = 0, = 1).

Якщо S = 1, R = 1, на всіх входах J одночасно 1 (U(1)), хоча б на одному вході К-0 (U(0)), то в момент подачі синхросигналу (його спаду) на вхід С, тригер встановлюється в "1" (Q 1, = 0).

Якщо S = 1, R = 1, на всіх входах J = 1, на всіх входах К = 1, то вхід С лічильний (симетричний), тобто з приходом кожного спаду на вхід С, тригер перекидається в протилежний стан.

Якщо S = 1, R = 1, хоча б на одному вході J – 0, хоча б на одному вході К – 0, тригер по входу С не управляється, зберігаючи попередній стан (0 або 1).

Таблиця роботи

		J	К	C
		x x x x	x x х х	x x х х     х	заборонений стан 1 0 0 1 0(1) 1(0) 0 1 1 0 лічильний режим збереження стану 0(1) 1(0)

Лічильний режим

Вузли МП – систем

Вузли Мп-систем будуються використовуючи елементи систем – логічні і запам’ятовуючі.

Регістри

Регістром називається вузол МП – систем, який призначений для зберігання двійкового коду, перетворення його з прямого в обернений і навпаки, для зсуву коду вліво, або вправо на один, або декілька розрядів, для перетворення паралельної подачі коду в послідовну видачу і навпаки – послідовної подачі в паралельну видачу.

Для зберігання розрядів двійкового коду використовують тригери. Якщо згідно визначення, один тригер зберігає один двійковий розряд (біт), то n-тригерів може зберігати n розрядів двійкового коду.

Схема регістру складається з кіл подачі коду, запам’ятовування і зчитування.

Регістр зберігання (без зв’язку між тригерами)

Такий регістр може тільки зберігати двійковий код, і перетворювати прямий код в обернений і навпаки.

Рис.2 Регістр зберігання

Перед початком роботи всі тригери регістру скидуємо в нульовий стан. Для цього на вхід "вст. 0" подаємо короткочасний сигнал лог.1. На R входи всіх тригерів діє сигнал лог.1. Тригери, що були в стані "1"- скидуються в 0, а тригери, що були в стані 0- залишаються в цьому стані. Всі тригери опиняться в стані "0".

Вентилі (лог.ел. "I") а_1, а₂…,_.а_n служать для одночасної подачі коду х₁, х_2, …, х_n на S входи тригерів. Код для запам’ятовування подається на входи х₁, х_2, …, х_n. Поки на вході "запис" діє сигнал лог."0", на виходах всіх вентилів а₁, а₂,..., а_n присутній низький потенціал (сигнал лог. 0). Подавши на вхід "запис" короткочасний сигнал лог.1, поданий код х₁, х₂, …, х_n появиться одночасно на виходах вентилів а₁, а₂, …, а_n і подіє на S входи тригерів. Якщо на S вхід тригера діятиме сигнал лог. 1, то даний тригер встановиться в стан 1 (запам’ятає 1). Якщо ж на S вхід тригера діятиме сигнал лог. "0", даний тригер залишиться в стані 0 (запам’ятає 0). Отже поданий код зафіксується (встановиться, запам’ятається) тригерами регістру.

Код з тригерів може зчитуватись з прямих або інверсних виходів. Для зчитування використані логічні елементи 2-2І-АБО. Подаючи на вхід "зчитування прямого коду" (зчит. прямого коду) сигнал логічної "1", а на вхід "зчитування оберненого коду" (зчит. об. коду) сигнал лог. "0", код буде зчитуватися з прямих виходів тригерів. Логічні елементи (вентилі) b₁, b₂, …, b_n підготовлені до роботи, а вентилі с₁, с₂, …, с_n закриті. Якщо на вхід "зчит. об. коду" подати сигнал логічної 1, а на вхід "зчит. пр. коду" сигнал логічного 0, зчитуватиметься обернений код з інверсних виходів тригерів.

Якщо допустити, що записаний код є цифровим, то входами зчитування прямого коду і зчитування оберненого коду керує тригер знаку числа. Якщо знак додатній (+) зчитується прямий код, якщо від’ємний (-) зчитується обернений код.

Логічна схема зчитування має вид:

Рис. 3

Схеми на рис.3 є ідентичні тому, що їхня робота описується однаковими логічними рівняннями.

Використовуючи для побудови регістру тригери з інверсними входами, схема запам’ятовування одного розряду такого регістру має вид:

Як видно з рис.2 кожен розряд регістру працює автономно, тобто зв’язок між тригерами відсутній.

Зсувні регістри

Необхідною умовою побудови зсувних регістрів є зв’язок між тригерами. В цьому зв’язку повинен бути елемент часової затримки. Найчастіше використовують першу ступінь двохступеневого тригера. Будувати зсувні регістри можна використовуючи D-тригери, якщо зсув необхідно проводити фронтом зсувного сигналу або JK- тригери, якщо зсув необхідно проводити спадом (зрізом). Зсувний регістр на D- тригерах.

Кола запису і зчитування зсувних регістрів і регістрів зберігання однакові.

Такий регістр може запам’ятовуючи код, зсувати його вправо (в сторону старших розрядів).

Скидування тригерів в стан "0" здійснюється подачею сигналу лог.1 на вхід "вст. "0". Низький потенціал (лог."0") з виходу інвертора подіє на всі інверсні входи R, D – тригерів. Тригери що були в стані "1" скинуться в стан "0", а тригери, що були в стані "0" в цьому стані залишаться. Всі тригери регістру перебуватимуть в положенні "0".

Код для запам’ятовування подається на входи х₁, х₂, …, x_n і подачею сигналу "запис" (лог.1) інверсні значення розрядів коду з виходів лог. елементів I-HE (1, 2, …, n) подіють на інверсні входи тригерів. Поданий код зафіксується тригерами.

Для зсуву записаного коду на один розряд вправо на вхід "зсув" необхідно подати зсувний сигнал (лог.1) (його фронт). Цей сигнал подіявши на синхровходи С всіх тригерів повторить потенціали своїх D входів на прямих виходах. Завдяки зв’язку між прямим виходом Q молодшого тригера і D входом старшого тригера, записаний код зсунеться на один розряд (позицію) вправо. Тригер наймолодшого розряду Т1 опиниться в положенні в залежності від потенціалу на його D вході. Значення найстаршого розряду з свого прямого виходу Q вийде за межі регістру, або запишеться в тригер Tn+1, якщо такий існує.

Для перетворення послідовної подачі коду в паралельну видачу, всі тригери спочатку скидуєм в стан "0". Подаючи чергово розряди послідовного коду на вхід (послід. подача коду) і зсуваючи його з допомогою зсувних сигналів, поданий код зафіксується тригерами регістру. Послідовний код слід подавати старшими розрядами вперед на молодший тригер Т1. Відкривши відповідні вентилі сигналом зчитування, записаний код можна зчитати паралельно (всі розряди коду одночасно) з прямих Q або інверсних виходів тригерів.

Зсуваючи записаний паралельно код – він в послідовному виді появлятиметься на прямому Q виході старшого Tn тригера.

Для зсуву коду вліво необхідно здійснити зв'язок прямого виходу Q старшого тригера з D входом молодшого тригера. В цьому випадку зсув відбуватиметься в сторону молодших розрядів.

Принцип побудови зсувних регістрів на JK – тригерах

Такі регістри будуються шляхом з’єднання прямих виходів тригерів Q з J входами, а інверсних виходів з K входами зсувний сигнал подається на синхронні С входи тригерів. Якщо С вхід працює по спаду (зрізу) зсувного сигналу, то зсув відбуватиметься в момент подачі на цей вхід низького потенціалу.

Рис.6.

Принцип побудови реверсивних регістрів

Реверсивним називається такий регістр в якому можна змінювати напрям зсуву. Це здійснюється шляхом комутації зв’язку між тригерами. Якщо існує зв'язок між молодшим і старшим тригером, тобто інформація передається від молодшого до старшого тригера, то при подачі зсувних сигналів код зсуватиметься вправо (в сторону старших розрядів). Якщо існує зв'язок між старшим і молодшим тригером, тобто інформація передається від старшого молодшому тригеру, то при подачі зсувних сигналів код зсуватиметься вліво (в сторону молодших розрядів). Комутація напрямку зсуву здійснюється з допомогою логічних елементів 2-2І-АБО.

Рис.7.

Подаючи на вхід "зсув вправо" сигнал лог.1, а на вхід "зсув вліво" сигнал лог. 0, верхні вентилі закриваються, а нижні підготовлені до роботи. При цьому здійснюється електричний зв'язок між прямим виходом Q молодшого тригера і D входом старшого тригера. Код зсувається вправо. Якщо на вхід "зсув вліво" подати сигнал лог.1, а на вхід "зсув вправо" сигнал лог. 0 нижні вентилі закриваються, а верхні підготовлені до роботи. При цьому здійснюється зв'язок між прямим виходом Q старшого тригера і D входом молодшого тригера. Код зсувається вліво.

Регістр в мікросхемному виконанні

Такі регістри можуть бути 4^х або 8^ми розрядні.

Регістр в технічній документації позначається буквами RG. Стрілки під позначенням вказують на односторонній або реверсивний зсув регістром. Входи D0 D7 служать для подачі розрядів паралельного коду для запам ’ ятовування.

Вхід С- динамічний синхровхід (може працювати по фронту або спаду).

Входи V1 i V2 – управляючі. Логічним 0 чи логічною 1 на цих входах задається режим роботи (запис, зчитування, напрям зсуву).

Вхід R – для скидування тригерів регістру в стан "0". Цей вхід може бути прямим або інверсним. Інколи передбачають окремі входи для подачі послідовних кодів при зсуві вправо чи вліво. Такі входи також позначаються буквами V.

Виводи 2⁰ ÷ 2⁷ служать виходами зчитаного коду.

В довідниковій літературі вказуються технічні характеристики такі як: тип корпусу, швидкодія і інші.

рис. 8

Дата добавления: 2014-01-04