Суматори

Суматором називається вузол МП системи, який призначений для виконання арифметичної операції додавання двійкових кодів чисел, і з допомогою простих мікрооперацій, таких, як: зміна коду числа, зсув коду числа, запис коду з одного регістру в інший і т.д., можна виконувати операції віднімання, множення і ділення.

Багаторозрядний суматор складається з одно розрядних суматорів, що з’єднані маж собою колом переносів, або схемами прискореного утворення і розповсюдження переносів.

Розрізняють два типи суматорів:

1. Накопичувальні

2. Комбінаційні

Накопичувальні будуються на основі тригерів, що працюють в лічильному режимі. Однак вони мають ряд недоліків (вимагають нормованих сигналів, поява сигналу переносу в різний час, необхідність схем часової затримки і т.д.). Тому такі суматори використовуються рідко.

Комбінаційні суматори будуються на логічних елементах. Схеми таких суматорів підлягають етапам синтезу.

Однорозрядний двійковий комбінаційний суматор

Синтез однорозрядного двійкового комбінаційного суматора (півсуматора) на два входи. Використовуються для додавання молодших розрядів кодів чисел.

Х1 - вхід наймолодшого розряду першого доданку

Х2 – вхід наймолодшого розряду другого доданку

У1(S) – корисний сигнал суми

У2(P) – сигнал переносу в старший розряд.

Таблиця істинності Логічне рівняння суми

Х1	Х2	У1(S)	У2(P)

Це логічний елемент не рівнозначності (М2)

Логічне рівняння переносу

Це логічний елемент "І"

Функціональна схема

рис. 19

Синтез однорозрядного двійкового комбінаційного суматора на 3 входи

Х1 - вхід n^-го розряду першого доданку

Х2 - вхід n^-го розряду другого доданку

Х3 - вхід сигналу переносу з n-1 в n розряд

У1(S) - корисний сигнал суми

У2(P) - сигнал переносу з n^-го в n+1^-й розряд

рис. 20

Таблиця істинності Логічне рівняння

Х1	Х2	Х3	У1(S)	У2(P)

Y1

Х2Х3 Х1

Користуючись картами Карно-Вейча логічне рівняння суми не мінімізується

Х2Х3 Х1

Функціональна схема

рис. 21

Приведена схема не є мінімальною. Існує багато схем однорозрядних суматорів з меншою кількістю елементів. Схема ОСЗ, що складається з двох півсуматорів, схема в якій використані тільки логічні елементи І-НЕ та інші.

Багаторозрядний паралельний комбінаційний суматор
з послідовним переносом

Такий суматор складається з однорозрядних суматорів, які зв’язані між собою колом переносів. Розряди доданків на такий суматор подаються одночасно і паралельно.

рис. 22

Розряди першого доданку подаються на входи а1, а2, …, аn. Розряди другого доданку – на виходи в1, в2, …, вn. Поки на вході "подача доданків" діє логічний 0 (низький потенціал) вхідні вентилі подачі доданків закриті. Розряди суми (S1, S2, …, Sn) рівні 0. Подаючи на вхід "подача доданків" сигнал логічної 1, розряди доданків одночасно і паралельно подаються на входи Х1 і Х2 однорозрядних суматорів. Правильне значення, наприклад, на S2 і Р2 появиться тільки тоді, коли на його входах діятимуть сигнали Х1, Х2, Х3. Однак сигнал переносу з першого однорозрядного суматора Р1 подіє на Х3 другого однорозрядного суматора з запізненням. Це відбувається тому, що кожен логічний елемент має власну часову затримку.

Розряди доданків подаються одночасно і паралельно, а переноси утворюються і розповсюджуються послідовно. Найбільш несприятливий випадок коли перенос проходить по найдовшому колу, тобто від наймолодшого розряду до найстаршого. Для цього потрібен певний час. Певний час потрібен також для запам’ятовування розрядів суми регістром. Це означає, що тривалість сигналу "подача доданків" повинна відповідати цим умовам. Тривалість цього сигналу залежить від розрядності суматора. Чим більша розрядність суматора, тим менша його швидкодія. Існують різні методи прискорення утворення і розповсюдження переносів (паралельний, груповий, одночасний). Існують також окремі мікросхеми для реалізації цього процесу.

Дата добавления: 2014-01-04