Комбинационные устройства

Комбинационными называются логические устройства, выходные функции которых определяются входными логическими функциями в момент их воздействия. К комбинационным устройствам относятся шифраторы, дешифраторы, преобразователи кодов, мультиплексоры и демультиплексоры, сумматоры и компараторы.

Разрабатывать комбинационные устройства целесообразно в следующей последовательности:

- составляется таблица истинности;

- с помощью карты Карно находится минимизированное выражение логической функции;

- составляется логическая схема.

Рассмотрим принцип построения некоторых комбинационных устройств.

Шифраторы предназначены для преобразования цифровой информации из десятичной системы счисления в двоичную. Для примера рассмотрим принцип построения схемы преобразования цифр от "0" до "9" в код 8-4-2-1. У такой схемы десять входов и четыре выхода. Наличие на одном из входов сигнала "1" приводит к появлению на выходах соответствующей кодовой комбинации.

Приведенному словесному описанию соответствует комбинированная таблица 17.2. Она определяет все возможные состояния входов и соответствующие им состояния выходов. Символами обозначены

Таблица 17.2

№ п/п

Код 1 из10

Код 8-4-2-1

x 0

x 1

x 2

x 3

x 4

x 5

x 6

x 7

x 8

x 9

Q 4

Q 3

Q 2

Q 1

сигналы на входе шифратора (аргументы). Символами - выходы шифратора (функции). Из таблицы видно, что функция (колонка под ) равна 1 в тех случаях, когда на вход поступает информация о цифрах 1; 3; 5; 7 или 9. Поэтому можно записать

.

Теперь очевидно, что

Этап минимизации в данном случае отпадает, т. к. все функции представляют собой элементарные логические суммы. Схема шифратора, выполненная на элементах "ИЛИ", приведена на рис. 17.7а. Выходным кодом шифратора может быть любой другой код. Принцип построения остается прежним. Управляющим сигналом может быть "0". Тогда схема может быть построена на элементах "И".

Шифраторы выпускаются в микросхемном исполнении, например КМ555 ИВ1, ИВ2, ИВ3. Пример схемного обозначения КМ555 ИВ1 приведен на рис. 17.7б. Управляющий сигнал "0". Поэтому все входы и выходы схемы инверсные. Вход - управляющий. Если на этом входе присутствует логическая "1", то все входы закрыты. Выходы и - контрольные. Они выдают информацию о состоянии схемы в данный момент.

Дешифраторы предназначены для преобразования цифровой информации из двоичной системы счисления в десятичную. Для примера рассмотрим принцип построения схемы преобразования кода 8-4-2-1 в цифры. У такой схемы четыре входа (по числу цифр). В зависимости от вида кодовой комбинации на входе сигнал «1» появится только на одном определенном выходе.

Из приведенного словесного описания следует, что дешифратор выполняет преобразование, обратное шифратору. Этому описанию соответствует комбинированная таблица 17.2. только входные и выходные сигналы меняются местами. Для построения схемы от таблицы 17.2 нужно перейти к алгебраическому выражению, применив в минимизацию с помощью карт Карно.

Для четырехразрядного кода карта Карно должна иметь 16 квадратов. Таблицей 17.2 заданы значения (определены) только 10 комбинаций. Значит, для шести квадратов функция не определена и их заполняют индексом «Х». В процессе минимизации вместо «Х» можно рассматривать «1», что значительно упрощает работу.

Дешифратор имеет 10 выходов. Значит, нужно сформировать десять функций F. В общем, для каждой функции нужна своя карта Карно. Но в данном случае можно воспользоваться одной картой для всех десяти функций. На рис. 17.8 а и 17.8 б приведены карты Карно для функций F₀ и F₈, а на рис. 17.8 в – обобщенная карта Карно. На ней контур каждой функции обозначен

соответствующей цифрой. На основании минимизации получаем следующие алгебраические выражения для функций дешифратора:

Используя выражения (17.7) можно построить схему дешифратора на элементах "НЕ" и "И". Но на практик6е такую схему чаще выполняют на элементах "НЕ" и "И-НЕ". При этом только на дешифрованном выходе будет уровень логического нуля (транзистор открыт), а на остальных выходах – уровень логической "1" (транзистор закрыт). Такая схема потребляет меньшую мощность.

В микросхемном исполнении дешифраторы выпускаются в составе всех серий цифровых интегральных микросхем, например К155 ИД1, КМ555 ИД18, 530 ИД14 и др. Условное графическое обозначение микросхемы К155 ИД3 приведено на рис. 17.9. Этот дешифратор имеет 4 входа и 16 выходов. Входы и - управляющие. Преобразование осуществляется только при низком уровне на обоих управляющих входах.

Преобразователи кодов (ПК) предназначены для преобразования одного двоичного кода в другой, например кода Грея в код 8-4-2-1. Принцип построения ПК аналогичен принципу построения шифраторов и дешифраторов. В микросхемном исполнении ПК обозначают индексами ПР.

Мультиплексоры и демультиплексоры образуют группу коммутаторов. Они служат для избирательного переключения сигналов (каналов). Мультиплексоры передают один из " n " входных сигналов на выход устройства. Номер выбранного входа задается адресными сигналами (рис. 17.9а). Например, трехзарядный адресный сигнал может управлять переключением восьми входов.

Демультиплексор (рис. 17.9б) передает входной (цифровой) сигнал на один из " n " выходов. Номер выхода задается адресными сигналами.

Сумматоры предназначены для выполнения арифметических действий с двоичными числами: сложения, вычитания, умножения и деления – и относятся к арифметическим устройствам. Арифметические устройства воспринимают переменные "0" и "1" как цифры и выполняет действия над ними по законам двоичной арифметики:

(17.8)

В (17.8) последнее действие предполагает, что "1" переносится в старший разряд. Такие действия реализует логическая ячейка "исключающее ИЛИ". Ее схемное обозначение имеет вид:

Здесь и- i -е разряды складываемых чисел, - сумма.

Суммирование двоичных чисел выполняется поразрядно, от младшего разряда к старшему. Сумма может быть записана одним числом - (т.е. "0" или "1") или двумя - . Функция Р называется переносом в старший разряд.

Пример: Выполним сложение двух цифр: 7 + 5

Важнейшая из арифметических операций – сложение. Вычитание – это сложение, в котором вычитаемое вводится в дополнительном коде. Дополнительный код образуется как разность . Например, цифра 7 в прямом коде имеет вид 0111. Ее дополнительный код образуется как разность 16 – 7 = 9, т. е. 1001. Тогда:

. Или ;

Переносом старшего разряда пренебрегают. Умножение и деление могут выполняться как последовательное сложение и вычитание.

В зависимости от способа обработки чисел сумматоры могут быть последовательного или параллельного типа. В последовательных сумматорах сложение чисел производится поразрядно, последовательно во времени. В сумматорах параллельного типа сложение всех разрядов происходит одновременно.

Простейшим суммирующим элементом является одноразрядный полусумматор. Он имеет два входа – А и В для двух слагаемых и два выхода: S и P (Рис. 17.10а). Полусумматор обозначается буквами HS (half-sum). Таблица истинности полусумматора приведена на рис. 17.10б.

Входы	Выходы
A	B	S	P

б)

Рис. 17.10

Таблица истинности (рис. 17.10б) показывает, что функция S полностью совпадает с действиями (17.8). Поэтому можно записать:

№	Входы	Выходы
A i	B i	P i	S i	P i +1

а)

    б)

в)

Рис. 17.11

Функция . От сюда следует, что в состав полусумматора должны входить два элемента: "исключающее ИЛИ" и "И" (рис. 17.10в).

Полный одноразрядный сумматор имеет три входа и два выхода (рис. 17.11а). На третий вход подается результат переноса предыдущего сумматора. На рис. 17.11б приведена таблица истинности сумматора. Схема одноразрядного сумматора содержит два полусумматора и элемент ИЛИ (см. рис. 17.11в).

На рис. 17.12а приведена схема четырех разрядного параллельного сумматора с последовательным переносом. Число сумматоров равно числу разрядов. Выход переноса каждого предыдущего сумматора соединен со входом переноса последующего сумматора. Вход переноса сумматора первого разряда заземлен (установлен логический "0"). Слагаемые и складываются во всех разрядах одновременно, а перенос поступает с окончанием сложения в предыдущем разряде .

Сумматоры выпускаются в виде готовых изделий в составе многих серий цифровых микросхем. Например, К155 ИМ3 – четырехразрядный параллельный сумматор (рис. 17.12б). Вход переноса имеется только у младшего разряда, а выход только у старшего (). Это позволяет наращивать микросхемы и использовать их для выполнения различных арифметических операций.

Цифровые компараторы предназначены для сравнения двух чисел, заданных в двоичном коде одинаковой разрядности. Компараторы определяют равенство чисел, т. е. А = В, и неравенство, т. е. A > B или A < B, и имеют три выхода и входа. Выпускаются цифровые компараторы в виде готовых микросхем, например К555 СП1 – четырехразрядный компаратор.

Дата добавления: 2014-01-04