Архитектура микропроцессора и центрального процессора

Будем считать, что простейшая микро-ЭВМ построена на основе микропроцессора INTEL8080A (отечественный аналог КР580ВМ80А), который примем в качестве учебного микропроцессора. Этот микропроцессор предназначен для арифметико–логической обработки восьмиразрядных кодов. Он способен взаимодействовать с памятью общим объемом 64К, 256 портами ввода и 256 портами вывода. Взаимодействие обеспечивается двунаправленной восьмиразрядной шиной данных, шестнадцатиразрядной однонаправленной шиной адреса, а также рядом входных и выходных сигналов управления.

Построение микропроцессора или, как часто говорят, его «архитектуру» поясняет функциональная схема (рис.1.17).

Часто считают, что эта схема включает в себя три специализированных процессора: операционный, выполняющий всю арифметико–логическую обработку; интерфейсный, обеспечивающий связь микропроцессора с внешней памятью и портами ввода вывода, и управляющий, обеспечивающий управление всеми узлами микропроцессора, прием и формирование управляющих сигналов.

Операционный процессор представлен здесь восьмиразрядным АЛУ и рядом восьмиразрядных регистров: регистром-аккумулятором А, регистром признаков или флагов F, регистрами общего назначения (РОН) – B,C,D,E,H,L, вспомогательными регистрами Т, W, Z.

Все перечисленные регистры, кроме вспомогательных, являются программно доступными. Содержимое каждого из них доступно из программы пользователя, как для чтения, так и для записи.

Наиболее обширными функциями обладает аккумулятор А. Он используется микропроцессором при выполнении большинства команд. Регистры общего назначения могут использоваться для временного хранения как восьмиразрядных, так и шестнадцатиразрядных двоичных кодов. В последнем случае они объединяются в регистровые пары BC, DE, HL. Регистры А и F могут рассматриваться как регистровая пара PSW, которая хранит в себе слово состояния программы PSW. Регистры W и Z тоже могут объединяться в регистровую пару.

Остановимся подробнее на регистре признаков F. В нем запоминаются признаки результата, которые вырабатывает АЛУ микропроцессора при выполнении ряда команд. Формат регистра F представлен на рис.1.18.

Биты S, Z, AC, P, C – называют признаками результата или флагами. Если признак равен 1, говорят, что он установлен. Если признак равен 0, говорят, что он сброшен.

S = 1, если результат отрицателен; Z = 1, если в результате получен нулевой код. C = 1, если при вычислении результата в АЛУ имел место перенос в старшие разряды или заем из старших разрядов. AC = 1, если при

Рис 1.17. Архитектура микропроцессора INTEL8080A

вычислении результата в АЛУ имел место межтетрадный перенос; P = 1, если код результата имеет четное число единичных бит.

Рис.1.18. Формат регистра признаков F

Интерфейсный процессор включает в себя шестнадцатиразрядные программно доступные регистры — счетчик команд РС, указатель стека SP и программно недоступный регистр адреса. Работа этого процессора сводится к установке нужного кода на шине адреса с помощью регистра адреса.

Источниками устанавливаемого кода могут быть регистры РС, SP, регистровые пары BC, DE, HL, WZ.

Счетчик команд РС обеспечивает выборку из памяти команд программы. Обычно он содержит в себе адрес следующего байтового слова программы, подлежащего выборке. Сразу же после выборки очередного байтового слова содержимое РС увеличивается на единицу.

Указатель вершины стека (указатель стека) SP используется для организации в ОЗУ микро–ЭВМ, так называемой стековой памяти. Функции этого регистра и особенности стековой памяти подробно рассмотрены ниже.

Управляющий процессор состоит из регистра команд РГК и конечного автомата управления, генерирующего в ответ на команду микропрограмму ее исполнения. Этот процессор тактируется сигналами внешней синхронизации CLK1 и CLK2 и может устанавливаться в исходное состояние сигналом внешнего сброса RESET. Сигнал RESET также сбрасывает в ноль счетчик команд РС.

Управляющий процессор принимает и генерирует ряд сигналов управления. Наиболее важными из них являются импульсные сигналы DBIN – «прием» и – «». Первый сигнал подтверждает прием байта данных с шины данных в буферный регистр данных микропроцессора. Второй сигнал извещает внешние устройства о том, что микропроцессор выставил на шину данных очередной байтовый код.

Следует отметить, что пара сигналов DBIN и не дает возможности отличать обращения микропроцессора к памяти от обращений к портам ввода-вывода. Чтобы отличить эти обращения, приходится использовать дополнительную информацию о режиме работы микропроцессора. Такая информация содержится в так называемом слове состояния микропроцессора SW. Оно выдается управляющим процессором на шину данных в отведенные для этого интервалы времени и стробируется выходным сигналом синхронизации SYNC.

Исполнение программы в микропроцессоре может быть прервано по запросу внешнего устройства сигналом прерывания INT.

Выводы шин адреса и данных микропроцессора выполнены как выходы с тремя состояниями. Эти выходы могут переходить в высокоимпедансное состояние в результате выполнения некоторых команд или под воздействием внешних сигналов.

Функциональная схема центрального процессора, построенного на основе учебного микропроцессора, приведена на рис.1.19. На этой схеме:

МП — микропроцессор (представлен множеством своих регистров);

ГТИ — генератор тактовых импульсов;

СК — системный контроллер;

ШФД — шинный формирователь шины данных;

ШФА — шинный формирователь шины адреса;

ШД – восьмиразрядная шина данных микро — ЭВМ;

ШДМ – восьмиразрядная шина данных микропроцессора;

ША – шестнадцатиразрядная шина адреса микро – ЭВМ;

Дата добавления: 2014-01-04