Параллельный регистр

Пусть на вход регистра поступает парафазный код числа. При этом для каждого разряда числа предусматривается два входа, на один из которых поступает прямой код, на другой - инверсный. Прием такого числа может производиться в регистр, построенный с использованием простейших синхронных RS-триггеров, как показано на рис. 7.36,а.

Если цифра i-го разряда a_i = 1, то поступает 1 на вход S соответствующего триггера и при подаче уровня лог. 1 на вход С триггер устанавливается в состояние 1. Если a_i = 0 (_i = l), то поступает 1 на вход R и этот триггер устанавливается в состояние 0. Таким образом, триггеры устанавливаются в состояния, определенные поступающими на их входы цифрами разрядов числа.

Когда на вход регистра поступает однофазный код числа (без подачи инверсных значений цифр разрядов), регистр может быть построен с использованием простейших синхронных D-триггеров (рис. 3.13,а). В таком регистре при подаче уровня 1 на вход С триггеры устанавливаются в состояния, определяемые действующими на входах D цифрами разрядов. На рис. 7.36,б и 2.1,б показаны условные обозначения рассмотренных типов регистров.

Дата добавления: 2014-01-04