Синхронные элементы памяти для последовательных регистров (D - триггеры)

Синхронный двухступенчатый D триггер может быть построен с использованием RS - триггеров, управляемых одновременно информационным и синхронизирующим сигналом.

Переключение синхронного D - триггера определяется временными соотношениями между информационным Dⁿ и синхронизирующим сигналом. Установка первой ступени RS1 в установившееся состояние, заканчивается момент окончания действия сигнала синхронизации. Временные соотношения между Dⁿ и СС такие же, как и у рассматриваемого синхронного RS - триггера.

Состояние RS1 переписывается в ступень RS2, только после завершения действия на схему сигнала синхронизации, что обеспечивает устойчивый сдвиг информационного сигнала на один такт сигнала синхронизации.

Временная диаграмма работы D – триггера.

Возможны и другие принципы построения D - триггеров, а именно, перевод универсальных запоминающих элементов в режим работы специализированных элементов памяти.

С позиции однородности структуры устройств, использующие эти элементы. Второй подход предпочтительней. При построении специальных вычислителей, он приводит к недопустимо большим аппаратным затратам.

Различают универсальные и специализированные элементы для запоминающего устройства. К первым относятся универсальные JK, DF и другие триггеры, которые обладают аппаратной избыточностью и предоставляют разработчику возможность построения запоминающего устройства однородной структуры, что приемлемо при отсутствии ограничений на потребляемую мощность и габаритные характеристики. Если же подобные ограничения существуют, что характерно для специализированных запоминающих устройств, то предпочтительнее в качестве их элементов использовать специальные триггеры.

Дата добавления: 2014-01-05