Архитектура 8-разрядных микроконтроллеров

Основные характеристики микроконтроллеров

· производительность (пиковая, реальная);

· потребляемая мощность;

· стоимость;

· размерность шины данных;

· размерность шины адреса;

· архитектура процессора;

· параметры микросхемы (напряжение питания, ток потребления;)

· параметры входных и выходных сигналов (допустимый ток нагрузки).

Базовая архитектура X51 – совместимых микроконтроллеров

МК выпускаются в виде некоторых семейств. Различные семейства отличаются ядром(core). Ядро включает как CPU, так и память и основные периферийные устройства. Внутри семейства МК имеют одно и то же ядро, но различаются объемом памяти и полным набором периферийных устройств.

Базовая модель – МК I8051(Официальное название 8051-семейства микроконтроллеров Intel — MCS 51)

Схема 4. Архитектура ядра базовой модели МК I8051

Шина данных – 8 разрядов, адреса – 16 разрядов.

BC (bus controller – контроллер шины) – преобразует сигнал управления CPU в сигнал управления шиной

(external access)- позволяет работать с внешней памятью

PSEN – чтение памяти программ

CPU – центральное процессорное устройство, занимающееся обработкой данных

RAM (read only memory) – объём 256 байт

T/C – таймеры/счётчики – могут работать в том или ином режиме:

Т – считают импульс тактовой частоты

С – считают внутренний импульс

OSC – резонатор частотой 12 МГц

IC – контролер прерываний

I/O – параллельные порты ввода\вывода (возможно программирование отдельных линий порта)

SP – последовательный порт

ALE – строп защёлкивания младшего байта адреса. Старший байт выводится через порт Р2, младший – через Р0.

– read

- writw

PSEN –сигнал, эквивалентный сигналу read, но для памяти программ

SP – приём и передача – осуществляются битами

TxD – линия передачи

RxD – линия приема

Данная модель использует Гарвардскую архитектуру процессора которая предполагает наличие отдельной памяти инструкций и данных, отдельные шины памяти инструкций и памяти данных. Последнее позволяет иметь в общем случае различную разрядность той и другой памяти. Процессоры х86 же в свою очередь используют классическую модель Фон Неймона, в которой память объединена. Для таких процессоров распределением памяти занимается операционная система.

Дата добавления: 2014-01-05