Тема 3. Архитектура современной вычислительной техники

Цель: Ознакомление с принципами фон- неймановской вычислительной машины, освоение архитектуры центрального процессора и организация памяти современных ЭВМ.

Ключевые слова: центральный процессор, память, внешние устройства ЭВМ.

План:

1. Структура формальной ЭВМ.

2. Архитектурная организация центрального процессора.

3. Организация памяти компьютера.

1. Структура формальной ЭВМ

Большинство современных компьютерных систем построено по принципу фон- неймановской ВМ. Американский ученый фон Нейман впервые предложил принцип ВМ с автоматическим выполнением команд (рисунок 3.1).

Рис 3.1. Вычислительная машина фон Неймана

Рассмотрим элементы организации основных блоков современных ЭВМ на содержательном уровне на примере общей модели некоторой формальной ЭВМ (рисунок 3.2).

Система ввода-

вывода (СВ-В)

Рис 3.2 Структура формальной ЭВМ

Если рассматривать общие принципы функционирования ЭВМ, не отвлекаясь на специфические архитектурные особенности ЭВМ различных классов и типов, то можно выделить следующие компоненты ЭВМ:

1. центральный процессор;

2. оперативная память (Оперативная память- это набор ячеек, способных хранить электрические заряды в течении непродолжительного времени (сотые доли секунды));

3. система ввода- вывода, включающая каналы ввода- вывода и/или контроллеры и внешние устройства различного типа и назначения.

2. Архитектурная организация центрального процессора

Центральный процессор (ЦП)- функционально- законченное программно- управляемое устройство обработки информации, выполненное на одной или нескольких СБИС. В современных ПК разных фирм используются процессоры двух основных архитектур:

1. Полная система команд переменной длины- Complex Instruction Set Computer (CISC). Используется фирмой Intel для своих процессоров, устанавливаемых в ПК IBM.

2. Сокращенный набор команд фиксированной длины- Reduced Instruction Set Computer (RISC). Используется в процессорах Motorola, устанавливаемых в ПК фирмы Apple.

CISC- процессоры имеют обширный набор команд. Это усложняет внутреннее устройство управления процессором, увеличивает время исполнения команды на микропрограммном уровне. Команды имеют различную длину и время исполнения. RISC- процессоры имеют ограниченный набор команд, которые выполняются за один такт работы процессора. Это упрощает устройство управления процессором, но при отсутствии нужной команды программист вынужден реализовать её с помощью нескольких команд из имеющегося набора, что увеличивает размер программного кода (рисунок 3.3).

Шина Шина Шина

адреса данных управ-я

Рисунок 3.3 Архитектура процессора

Для каждой команды устройство управления имеет свой алгоритм обработки, который заключается в выработке управляющих сигналов для всех остальных устройств компьютера. Этот алгоритм реализуется на основе комбинационных логических схем или с помощью специальной памяти, куда записываются эти алгоритмы в виде микропрограммы. В современных компьютерах устройство управления выполнением команд процессоров строятся по принципу комбинационных схем или микропрограммных автоматов, в соответствии с чем делятся на RISC и CISC процессоры.

Наиболее сложным узлом является устройство управления выполнением команд, содержащее:

1. Буфер команд- хранит одну или несколько очередных команд программы; пока выполняется очередная команда читает следующие команды из запоминающего устройства.

2. Управление выборкой очередной микропрограммы - это небольшой процессор, работающий по принципу фон Неймана, имеет свой счетчик микрокоманд, который автоматически выбирает очередную микрокоманду из ПЗУ микрокоманд.

3. Дешифратор команд- расшифровывает код операции очередной команды и преобразует его в адрес начала микропрограммы, которая реализует исполнение команды.

4. Постоянное запоминающее устройство (ПЗУ) микрокоманд- это энергонезависимое ЗУ, в которое информация записывается только один раз и затем может только считываться.

Адрес начала микропрограммы от дешифратора поступает в счетчик микрокоманд устройства выборки и начинается процесс обработки последовательности микрокоманд. Каждый разряд микрокоманды связан с одним управляющим входом какого- либо функционального устройства. Общее число разрядов микрокоманды может составлять от нескольких сотен до нескольких тысяч и равно общему числу управляющих входов всех функциональных устройств процессора. Часть разрядов микрокоманды подаётся на устройство управления выборкой очередной микрокоманды и используется для организации условных переходов и циклов, т.к. алгоритмы обработки команд достаточно сложны.

Выборка очередной микрокоманды осуществляется через определенный интервал времени, зависящий от времени выполнения предыдущей микрокоманды. Частота выборки микрокоманд – это тактовая частота, являющаяся важной характеристикой процессора, т.к. определяет скорость выполнения команд процессором, т.е. быстродействие процессора.

АЛУ предназначено для выполнения арифметических и логических операций и состоит из нескольких специальных регистров, полноразрядного сумматора и схем местного управления.

Регистры общего назначения (РОН) используются для временного хранения операндов исполняемой команды, результатов вычислений, адресов ячеек памяти или портов ввода- вывода для команд, обращающихся к памяти и внешним устройствам.

Для ПК IBM PC процессоры выпускаются фирмой Intel, которая поставляет упрощенный вариант процессора Pentium 4 под названием Seleron, который в два раза дешевле базового варианта процессора. Но последние модели процессора Seleron ни в чем не уступают, а в некоторых случаях превосходят Pentium 4.

Фирма AMD (Advanced Micro Devices) выпускает процессоры, совместимые по системе команд с Intel Pentium 4- Athlon (K7), который также ни в чем не уступают и даже в некоторых случаях превосходят Pentium 4, а стоимость на 20- 30 % дешевле.

Таблица 3.1 Процессоры INTEL

Тип	Год выпуска	Частота (МГц)	Шина данных	Шина адреса	Адресуемая память
		5- 10			1 Mб
		6- 12,5			16 Мб
		16- 33			4 Гб
		25- 50			4 Гб
Pentium		60- 166			4 Гб
Pentium II		200- 300			64 Гб
Pentium III		450- 1000			64 Гб
Pentium 4		1000- 3100			64 Гб

3. Организация памяти ЭВМ

Производительность и вычислительные возможности ЭВМ в значительной степени зависят от организации и характеристики памяти. Основными характеристиками памяти являются объем в байтах и время доступа (запись/чтение) в микро- и наносекундах. Ширина доступа определяется объемом информации, считанной/записанной за одно обращение к памяти. Время и ширина доступа определяют производительность операций с памятью ЭВМ.

Для оптимального сочетаний объема, быстродействия и стоимости память строится по иерархическому принципу. Различают следующие уровни памяти:

v внутренняя память:

Ø сверхоперативная память (СВОП);

Ø кэш- память;

Ø постоянная память (ПП)

Ø оперативная память (ОП);

v внешняя память:

Ø накопители на магнитных дисках (НМД);

Ø накопители на гибких магнитных дисках (НГМД);

Ø накопители на магнитных лентах (НМЛ) и др.

ПП используют для хранения постоянных частей программного обеспечения ЭВМ. Кэш- память используются для хранения наиболее часто используемых программ и данных. Кэш- память выполняет роль буфера между быстрыми устройствами ЦП и более медленной ОП. Её быстродействие должно соответствовать скорости работы АЛУ И УУ.

ОП хранит информацию (программы, данные промежуточные и конечные результаты), непосредственно обеспечивающие текущий вычислительный процесс в АЛУ и УУ процессора. Информация в ОП, СВОП и кэш- память в отличии от ПП сохраняется только при наличии питания.

ОП является памятью с произвольным доступом, т.е. позволяет непосредственно адресоваться к любой её ячейке. Способ организации ОП зависит от методов размещения и поиска информации в ней. По данным признакам различают адресную, ассоциативную и стековую память.

В адресной памяти размещение и поиск информации в основаны на адресном принципе хранения информации (адресом является номер ячейки).

Ассоциативная память обеспечивает поиск нужной информации по ее содержанию, а не по её адресу.

Стековая память также является безадресной, ее можно представить в виде одномерного массива ячеек, который реализует LIFO- принцип доступа: Last Input- First Output (последним пришел- первым вышел). В таком массиве соседние ячейки связаны между собой последовательной передачей слов: запись нового слова производится в верхнюю ячейку с номером 0, при этом все ранее записанные слова (включая 0- ячейку) сдвигаются на ячейку вниз. Считывание производится только из ее 0- ячейки.

Контрольные вопросы:

1. Структура ВМ по фон- Нейману?

2. Состав устройств и назначение формальной ЭВМ?

3. Архитектура центрального процессора?

4. Организация памяти современных ЭВМ?

5. Понятие адресной, ассоциативной и стековой памяти.

Дата добавления: 2014-01-06