Интерфейсное устройство процессора

На рис. 2.6 представлена упрощенная структурная схема интерфейсного устройства процессора. Для облегчения понимания его взаимодействия с другими элементами процессора на схеме также показан блок обработки данных и микропрограммное устройство управления.

Ниже перечислены элементы схемы и внешние сигналы управления.

БШД – буфер шины данных. Это двунаправленный шинный формирователь обеспечивающий управляемое подключение процессора к шине DB внешнего интерфейса.

РД – регистр данных служит для буферизации данных, формируемых в процессоре, перед выполнением цикла записи в память или в порт внешнего устройства, а также для приема слова данных с шины DB в циклах чтения.

РК – регистр команды. Служит для размещения выполняемой команды. Поле КОп содержит код команды, поле А/Д в зависимости от вида команды может содержать либо адрес либо непосредственно данные.

СК – счетчик команд. Используется для формирования адреса следующей команды в тех случаях, когда естественная адресация команд не нарушается выполняемой командой управления.

РА – регистр адреса. В нем формируется адрес ОЗУ или порта периферийного устройства для очередного цикла обмена.

Блок вычисления адреса служит для вычисления адреса для следующего цикла обмена. В простейшем случае блок передает на РА адрес следующей команды из СК, хотя в действительности в СК обычно формируется смещение относительно какого либо базового адреса сегмента памяти, к которому необходимо прибавить содержимое СК, чтобы получить исполнительный (физический) адрес. В данной схеме предполагается, что дополнительные адресные регистры входят в состав БВА.

МП УА – микропрограммный управляющий автомат процессора.

RDY – вход сигнала окончания цикла обмена.

INTR – вход сигнала запроса на прерывание от периферийного устройства.

HOLD – вход сигнала запроса на прямой доступ к памяти от периферийного устройства.

Работа интерфейсного устройства. При выполнении любого цикла чтения слово считывается из памяти по адресу из регистра РА, поступает на шину DB и через БШД записывается в РД.

Если выполняемый цикл является циклом чтения команды, то в следующем такте принятое слово переписывается в регистр РК. Поле КОп связанное с управляющим автоматом МП УА преобразуется в начальный адрес микропрограммы выполнения загруженной команды. После этого МП УА начинает выполнять выбранную микропрограмму и формировать управляющие сигналы.

Если исполняемая команда предназначена для обработки данных, то в микропрограмме могут присутствовать циклы обмена, необходимые для загрузки операндов в процессор и записи результата в ОЗУ или в порт периферийного устройства. В этом случае БВА подготавливает адрес следующей команды на основе содержимого СА, который предварительно увеличивается на 1, 2 или 4 в зависимости от длины текущей команды. После завершения последнего цикла обмена текущей команды исполнительный адрес следующей из БВА переписывается на регистр адреса РА.

Если исполняемая команда является командой управления, например, команда перехода, то естественный порядок следования выполняемых команд программы нарушается. В этом случае в счетчик команд СК записывается содержимое поля А/Д текущей команды.

В циклах чтения и записи данных адрес ОЗУ или порта формируется на основе содержимого поля А/Д текущей команды. Считанное слово данных через БШД и РД передается в устройство обработки данных УОД. Перед выполнением цикла записи результат из устройства обработки данных переписывается в регистр РД. При выполнении цикла записи процессор выставляет адрес с регистра РА, а затем и данные с регистра РД на шины внешнего интерфейса и формирует соответствующие управляющие сигналы для исполнителя.

Дата добавления: 2014-01-06