Сигналы идентификации цикла

Циклом (транзакцией) называется один сеанс связи устройств, в течение которого осуществляется передача данных через интерфейс. Интерфейс использует синхронную передачу. Каждый цикл имеет несколько фаз, называемых тактами. Длительность такта определяется периодом синхросигналов, доступных всем устройствам, использующим интерфейс. Локальный интерфейс МП i80386 поддерживает циклы с переменным числом тактов, минимальное число тактов в цикле – два.

В первом такте процессор (или другое устройство со статусом задатчика) задает адрес и тип цикла. Первый такт помечается стробом задатчика. Это сигнал использования адреса (ADS#). В последнем такте оперативная память (или другой исполнитель) выставляет строб данных. Это сигнал окончания цикла (READY#). По этому сигналу стробируются данные на шине данных. При операции чтения (передача данных от исполнителя к задатчику) исполнитель этим сигналом указывает такт, в котором возможна фиксация задатчиком данных с шины данных. При операции записи исполнитель указывает задатчику такт, в котором им были сняты данные с шины данных. Это своеобразная квитанция исполнителя на возможность окончания задатчиком текущего цикла и перехода на следующий цикл.

Два такта в цикле – это расчетный вариант, когда быстродействие задатчика и исполнителя согласованы.

В рабочем режиме микропроцессор может выполнять следующие типы циклов:

· чтение из памяти,

· запись в память,

· чтение из устройства ввода/вывода (или из сопроцессора),

· запись в устройство ввода/вывода (или в сопроцессор),

· подтверждение прерывания,

· индикация останова или выключения.

Сигналы идентификации цикла определяют:

· W/R# – операцию в цикле: запись или чтение,

· D/C# – тип передаваемой информации: данные или команды,

· М/IO# – тип цикла: обращение к памяти или обращение к устройствам ввода/вывода,5

· LOCK# – блокировку шины в последовательности циклов.

Конвейеризация адреса

Разработка новых процессоров с более высоким быстродействием всегда связана с проблемой использования старых систем памяти, рассчитанных на работу с менее быстродействующими МП. Конвейерная передача данных (конвейеризация адреса) в какой-то мере решает эту проблему. Использование конвейеризации в PC 386/AT, где МП i80386 имел рабочую частоту 16 МГц и оперативную память, построенную на динамических элементах с временем выборки 100 нс., позволило в циклах интерфейса исключить состояния ожидания и при трехтактовых циклах передавать данные на каждый второй такт.

Конвейерная работа связана не только с протоколами интерфейса, но и относительно несложной модернизацией памяти.

Согласования по быстродействию процессора и памяти можно достигнуть повышением полосы пропускания памяти (произведение ширины обращения на частоту). Для этого можно увеличить (удвоить) ширину обращения, например путем реализации двух банков памяти с чередованием адресов двойных слов (с расслоением), и организовать параллельную, конвейерную или пакетную передачу данных по шине данных.

Параллельная передача данных связана с расширением (по разрядам) шины данных. Конвейерная и пакетная передачи данных используют стандартную 32-разрядную шину данных. Если допускать возможность обращения к разным банкам данных по несмежным адресам без увеличения разрядности шины адреса, то доработка обычной памяти для реализации конвейерной передачи должна предусматривать наличие регистров-защелок на каждый блок памяти для фиксации адресов обращения к памяти. Адрес обращения для следующего цикла передается в конвейерном режиме в тактах текущего цикла.

МП i80386 может работать как с обычной памятью, так и с допускающей конвейерную передачу адреса. При этом выбор режима определяет контроллер памяти (как исполнитель). Если память ориентирована на работу в конвейерном режиме, то она во втором такте запрашивает адрес обращения для следующего цикла. Сигналом запроса является сигнал запроса адреса Na#.

Дата добавления: 2014-01-06