Технология производства

Как было упомянуто процессор состоит из огромного числа транзисторов. Для изготовления транзисторов используется кремний. Технология производства следущяя: сперва создается тонкая кремниевая пластина, которая чщательно полируется и покрывается различными химическими средствами. Затем пластину в определенных местах облучают ультрафиолетом, создавая на ней специальный рисунок. При попадании ультрафиолета на пластину слой химии выгорает, открывая при этом непосредственно доступ к кремнию. Затем на полученную пластину выносятся зоны проводимости и непроводимости. Полученная схема представляет из себя множество транзисторов. Последние процессоры от интел имеют размер транзисторов всего 0.09 микрона. 1микрон – 0.001 мм.
Первые процессоры
В далеком 1971 году корпорация интел явила миру первый микропроцессор. Первый микропроцессор имел индекс 4004. Это был 4ех разрядный процессор включая в себя всего 2000 транзисторов. Он не получил широкого распространения из-за сильно ограниченного набора команд. Затем в 1974г появился i8080, который выпускается и используется до сих пор, например в телефонах домашних (АОН).
В 1969 году AMD открыла фабрику фап-1, в то время компания не занималась созданием собственных процессоров, а выпускала чужие процессоры со своим логотипом. В начале 70х годов она подписала соглашение с интел о кросс - лицензировании и начала выпускать процессор 8080a. В 1978г появился первый 16разрядный процессор от интел i8086. Он включал в себя 29000 транзисторов и работал на частоте 4.77 Мгц. Через год интел разработал 8-разрядный процессор i8088, на основе которого и был выпущен первый компьютер от IBM. Процессор i8086 умел хорошо и быстро работать с целыми числами, однако в нем почти не было команд для работы с числами с плавающей точкой. В 1980 г появился первый сопроцессор i8087, который считал числа, с плавающей точкой. Такой сопроцессор был полезен для работы с различными таблицами и математическими программами. Сопроцессор i8087 добавил более 60 дополнительных математических команд. Примерно в это же время появился процессор i80186. Однако дальше тестовой лаборатории компании он не вышел из за своей несовместимости с процессором i8086 и наличием огромного кол-ва проблем.
В 1982 году intel анонсировал новый процессор i80286, он расширил набор команд процессора. I80286 имел более высокую частоту (20MGz). Процессор производился по полуторно микронной технологии. И содержал около 130000 транзисторов. Мог выполнять до 2.6 операций в секунду. IMB начала производить процессоры IBM PC /AT. В 286ом появился новый режим, который назывался защищенным режимом. Использование защищенного режима позволила написать многозадачные программы. В это же время AMD начали выпускать процессор 286A, который практически ничем не отличался от intel i80286.
386 процессор.
В конце 1985 года все та же компания предоставила новый процессор i80386. Новый процессор умел работать в 32битном режиме. А значит был более производительным. Во вторых 386й имел полную поддержку защищенного режима и расширенный набор команд. А значит пришло время многозадачных операционных систем. 386й умел выполнять несколько разных задач параллельно. Процессор умел выполнять 2 идущие друг за другом команды одновременно, если они не зависили друг от друга. Процессор производился по 1микронному процессу и имел более 275000 транзисторов. Всего интел приставила 3 разновидности своего процессора. 386й dx настоящий 32разрядный процессор с частотами от 12-33мгц. Этот процессор был дорог и по просьбе IBM интел выпустила упрощенный процессор 386sx. Он отличался от dx не только названием но и урезанной шиной – всего 16 бит. Процессор имел те же частоты. Компьютеры на его основе производились более дешевле. И в октябре 1990 года появилась 3яя версию процессора. 386sl, Это был мобильный вариант процессора с частотой от 20 до 25мгц. В тоже время intel отказала AMD в лицензии на выпуск 386 процессора разорвав заключенный ранее договор. AMD естественно подала в суд и победила. В 1991 появился am386 точная копия прошлого, только с более высокой частотой, до 40мгц. Потом появились UNIX, ОС/2, windows. Так же был разработан сопроцессор и назывался по традиции i80387.
486й процессор.
В апреле 1989 года появился i486dx. От 386 он отличался тем что имел встроенный кэш(8кб), встроенный сопроцессор, мог работать в многопроцессорном режиме – SMP, а так же имел 5ти ступенчатый конвейер. Новый процессор работал на частоте от 25 -33 мгц, имел 1.2 миллиона транзисторов и был произведен по 0.8 микронов у тех процессоров. Благодаря наличию конвеера и встроенному кэшу производительность 486 чем у 386 с той же частотой. Но из-за усложнения процессора еще не совершенной технологии производства в 1991 году интел срочно начала выпускать процессора i486sx(16-33мгц). Отличался он от dx тем что не имел сопроцессора а значит значительно снижал стоимость его производства. В то же время появились am486dx-40 от AMD и sx-40 которые имели схожие характеристики но стоили дешевле. После того как процессоры стали работать быстрее 25 мгц возникли проблемы по той причине что системная шина работала на тех же самых скоростях. Теперь чтобы повысить скорость процессора надо было повысить скорость системной шины. В 1992 году появилось решение – частоту шины оставить прежней, а процессор заставить работать на вдвоем большей частоте. Так появился 486sx2 и dx2 с частотами 50-66мгц. И был придуман новый термин коэффициент умножения. В 1994 году начинается производство нового процессора dx4 который имел утроенную частоту 75-100мгц соответственно, увеличенный объем кэша 16кб, и изготовленная по 0.6 микронной технологии. AMD выпускали свои разогнанные процессоры и им удалось разогнать ЦПУ до 120мгц.
Интел пентиум.
Мир ждал 586 процессора, а интел отказалась от такой нумерации процессоров, и новый процессоры вышедший в 1993 году получил название пентиум(кодовое название P5). Он был первым суперскалярным процессором семейства x86 и мог выполнять несколько команд за 1 такт. Имел встроенный сопроцессор и частоту 60-66мгц, и работал с 64битной шиной данных. Содержал 3.1 миллиона транзисторов и был построен на 0.8 микронной технологии. Новый процессор был дорогой и не смог завоевать рынок, и по этому в 1994 году появилась новая версия с кодовым названием P54c с частотами от 75-200мгц изготавливался по 0.35 микронной технологии.
Системная шина микропроцессора
Предназначена для обмена информацией микропроцессора с любыми внутренними устройствами микропроцессорной системы. В качестве обязательных устройств, которые входят в любую микропроцессорную систему можно назвать ОЗУ, ПЗУ, таймер и порты ввода-вывода. Портом ввода-вывода называется участок в памяти, в который что то записали. Он сразу будет записан прямо в этот участок.
Состав системной шины зависимости от типа процессора может входить одна или несколько шин адреса и данных например как в случаях на сигнальных процессорах. В наших компьютерах стандартно используют одну управляющую шину адресса и шину данных. В простейшем случае под шиной подразумевают параллельно положеные провода по которым передается двоичная информация. Информация может передаваться в одном направлении как с адресной шиной так и в двух направлениях. Все сигналы необходимые для работы системной шины формируются микропроцессором. Иногда необходимо для увеличения скорости обработки информации функции управления берет на себя отдельно микросхемы(например контроллер прямого доступа к памяти). При подключении устройств в системной шине возникает вопрос как различать эти устройства между собой. Единственный способ сделать это, использовать индивидуальный адрес для каждого устройства, подключенного в микропроцессор.
Первое поколение системной шины
Ранее компьютерные шины были группой проводников, подключающих компьютерную память и перефирию в процессорах. Почти всегда для памяти и переферии использовались разные шины с разным способом доступа, задержками и протоколами. Одним из первых усовершенствования стало использование прерываний. До их внедрения компьютеры выполняли операции ввода вывода в цикле ожидания готовности переферийного устройства. Это было бесполезной тратой времени для программ, которые могли делать другие задачи.
Второе поколение системной шины
Второе поколение например NuBus решали некоторые из вышеперечисленных проблем. Они обычно разделяли компьютер на 2 части, процессор и память в одной, и различные устройства в другой. Между частями устанавливался специальный контроллер шин. Такая архитектура позволяла увеличивать скорость процессора без влияния на шину. Разгрузить процессор от задач управления шиной. При помощи контроллера могла взаимодействовать друг с другом без вмешательства центрального процессора. Новые шины имели лучшую производительность, но так же требовали более сложных карт расширения. Проблема скорости всегда решалась увеличением разрядности шины данных с 8битных шин первого поколения до 16 или 32битных шин второго поколения. Так же появилась программная настройка устройств для упращения подключения новых устройств ныне стандартизированая как технологие plug-n-play. Варианты шин второго поколения: PCI, AGP, PCI-E.

Программируемый контроллер прерывания (PIC)
отвечает за прием запросов прерывания от различных устройств и их хранения в ожидании обработки.. Выделение наиболее приоритетного из одновременно присущ. запросов и выдачу его вектора в процессор. Когда последний пожелает обработать прерывание. Слово прогр. означает, что режимы его работы установлен программно.
Система прерываний микропроцессора 8086 принципиально не отличалась от 8миразрядного 8080. Запросы прерывания по линиям IRQ поступает в контроллер прерываний, который и выполняет их обработку. Участие самого процессора в обслуживании запросов процессора минимально. Он лишь следит за появлением общего сигнала запроса прерывания, поступающего от контроллера, а при его появлении и при условии, что прерывания не запрещены (флаг IF установлен), обрабатывает прерывания, получая его вектор от контроллера. Все остальные функции, хранения запросов, ожидающих обработки, маскирование некоторых из них, выделение наиболее приоритетного из немаскированных запросов, формирование вектора прерывания (адреса программы обработки прерывания) для конкретного запроса выполняет контроллер прерывания. Такой подход позволял упростить сам процессор, но требовал применение для обработка прерываний дополнительной микросхемы контроллера. В первом IBM PC применялась одна микросхема программируемого контроллера прерываний типа 8259 (советский аналог К1810ВН59). Она имела 8 входных линий запроса прерываний IRQ 0 IRQ 7, и был рассчитан на работу с процессором как с 8080 так и с 8086. Выбор конкретного типа процессоры выполнялся при инициализации контроллера. Создавай IBM OC AT фирма IBM решила удвоить количество линий запросов прерываний и применила 2 контроллера, типа 8259, соединив их каскадно. Ведущий контроллер прерываний обслуживал запросы прерываний по линиям IRQ 0-IRQ 7, ведомый по линиям IRQ 8-IRQ 15. Выходная линия запроса прерывания ведомого контроллера поступала на одну из входных линий IRQ 2 ведущего для подключения внешних устройств использовались все 8 входящих линий ведомого контроллера и 7 ведущего, что в сумме давало 15 линий. Такая схема обработки прерываний стало стандартной, однако она имеет целый ряд недостатков. Эти проблемы были решены путем разработка APIC, усовершенствованного контроллера программного прерывания. Однако в целях совместимости, традиционный PIC по прежнему поддерживается операционными системами, не умеющими работать с новым APIC.
Принципы работы. Источники запросов прерывания
Традиционная система прерывания ПК включает 16 линий запросов прерываний, из которых одна IRQ 2 используется для каскадного соединения контроллеров. Часть из линий IRQ имеет стандартное назначение, другая может использоваться произвольными устройствами. Ниже проведен список всех линий IRQ и возможных источников запросов прерываний для них.
IRQ 0 – программируемый высокочастотный таймер или интеллектуальный под номером 0
IRQ 1 – клавиатура PS/2 пополам
IRQ 2 – запрос прерываний от ведомого контроллера прерываний
IRQ 3 – произвольное устройство (в IMB PC AT последовательный порт)
IRQ 4 – произвольное устройство (в IBM PC AT последовательный порт)
IRQ 5 – произвольное устройство (в IBM PC AT параллельный порт)
IRQ 6 – произвольное устройство (в IBM PC AT контроллер гибких дисков)
IRQ 7 – произвольное устройство (в IBM PC AT параллельный порт)
IRQ 8 – выскокочастотный таймер событий номер 1 или часы времени.
IRQ 9 – произвольное устройство
IRQ 10 – произвольное устройcтсво
IRQ 11 – произвольное устройство или высокочастотный таймер событий номер 2
IRQ 12 – произвольное устройство обычно мышь PS/2 либо высокочастотный таймер событий номер 3
IRQ 13 – ошибка арифметического сопроцессора
IRQ 14 – произвольное устройство, обычно ATA или SATA
IRQ 15 – произвольное устройство, обычно второй контроллер ATA или SATA в режиме совместимости

Устройства способны вырабатывать запросы прерываний, традиционно подключались к PC по шине ISA. Эта шина применяется в настоящее время только в некоторых промышленных компьютерах, а в обычных ПК исчезла. Будучи частично замещенной своим упрощенном вариантом шиной LPC. К последней подключен ограниченный набор устройств например контроллер интерфейса PS/2. Большинство же устройств подключаются сейчас по шине PCI или PCI Express, ее поздним вариантом. В связи с этим была предусмотрена возможность отображения прерываний, вырабатываемых устройствами подключенных к PCI, на линии IRQ традиционного контроллера прерывания.

Третие поколение системной шины
Шины третьего поколения в настоящее время находятся в стадии выпуска на рынок. Включая infini band и hyper Transport. Они обычно позволяют использовать как большие скорости необходимые для памяти видиокарты и межпроцессорного взаимодействия так и для приводов дисков. Так же они стремятся к большей гибкости в терминах физических подключений позволяя использовать себя и как внутренние и как внешние шины.
Контроллер прямого доступа
DMA – метод непосредственного доступа к памяти минуя процессор. Процессор отвечает только за программирование DMA, настройку на определенный тип передачи, задание начального адреса и размера массива обмениваемых данных. Обычно DMA используются для обмена массивами данных между системной памятью и устройствами ввода-вывода. Обмен данными между процессором и устройствами ввода-вывода осуществляется через системную шину (хозяином которой является процессор). При использовании контроллера DMA на время обмена данными он должен получить управление системной шиной. По окончани обмена подсистемы DMA возвращает процессору право управления системной шиной. Архитектура компьютера PC AT включает в себя подсистему DMA, состоящую из двух контроллеров DMA интел 8237 регистра старшего адреса ДМА и регистров страниц DMA. Эти контроллеры обеспечивают 7 каналов DMA. Система обеспечивает передачу данных по каналу DMA как по одному байту за цикл DMA так и по два байта за цикл исходя из возможности архитектуры процессора (двухбайтная шина данных).
Общий алгоритм прямого доступа ПДП.
Для осуществления прямого доступа к памяти контроллер должен выполнять ряд последовательных операций.Принять запрос DREQ от устройства ввода-вывода, сформировать запрос HRQ в процессор на захват шины, принять сигнал HLDA подтверждающий захват шины, сформировать сигнал DACK, сообщающий устройству о начале обмена данными, выдать адрес ячейки памяти предназначенной для обмена, выработать сигнал (MEMR, low; MEMR, lor), обеспечивающие управление обменом по окончании цикла DMA либо повторить цикл DMA либо прекратить цикл.
Формирование адреса памяти.
Контроллеры DMA обеспечивают формирование только 16 младших разрядов адреса памяти. Причем старшая часть адреса это разряды от А15-А8 для DMA1 или А16-А9 для DMA2. Во время цикла DMA по шине данных поступает регистор старшего адреса DMA и далее на шину адреса, а младшая часть адреса (А7-А0 для DMA1 или А8-А1 для DMA2) выдается на шину адреса непосредственно из контроллера. 8 старших разрядов адреса памяти содержатся в регистре страниц DMA. А16 из регистра страниц DMA запрещается когда выбран DMA2 разряд А0 не связан с DMA2 и всегда содержит 0 при передаче слова. Это означает что: размер блока данных который может быть передан или адресован измеряется не байтами а словами (2 байта). Слова всегда должны быть расположены на четной границе.
Регистр страниц
Регистр страниц вместе с контроллерами DMA определет полный(24разрядный) адрес для каналов DMA.

Канал DMA	Адрес порта регистра страниц
	087h
	083h
	081h
	082h
	-------
	08Bh
	089h
	08Ah
Регенерация	08Fh

Режимы обслуживания.
В активном цикле обслуживания подсистемы DMA возможно в 1 из 4 режимов. Окончание обслуживания распознается по переходу регистра счетчика слов из 0000H в FFFFH. При этом возникает сигнал окончания счета TC, который может вызвать авто инициализацию если она запрограммирована или маскирование канала при ее отсутствии. Одновременно с TC вырабатывается сигнал –EOP. Во время авто инициализации первоначальные значения регистров текущего адреса и счетчика восстанавливаются из соответствующих базовых регистров. После авто инициализации канал готов выполнять другое обслуживание подсистемы DMA без вмешательства ЦПУ.
Режим одиночной передачи.
В этом режиме контроллер DMA выполняет только 1 передачу. Адрес и счетчик слов будут изменяться при каждой передаче. DERQ должен быть активным, пока не активизируется соответствующий сигнал DEQ. Если DERQ активен на протяжении одиночной передачи, HRQ переходит в неактивное состояние по выполнении одной передачи и освобождает шину в системе. HRQ снова станет активным (при активном DERQ), и по получении нового HLDA будет выполняться следующий цикл одиночной передачи. Это гарантируют ЦПУ в системе выполнение одного полного машинного цикла между передачами DMA.

Режим передачи блока.
В этом режиме передается блок инф.
drq должен быть активен пока не появится активные DECK.
Режим передачи по требованию.
В этом режиме передача данных выполняется до тех пор пока не появится TC или внешний EOP, либо когда DRQ станет не активным. Таким образом передачи могут продолжаться до тех пор, пока периферийное устройство не перечерпает объем данных.

Каскадный режим работы.
Этот режим использует объединение нескольких контроллеров DMA для расширения числа подключаемых каналов. Выходу HRQ и входы HLDA от дополнительных контроллеров соединяются соответственно со входами DRQ и выходами DECK первичного контрольного DMA. Это дает возможность запросам от дополнительного устройства распространяться через сеть приоритетных цепей предшествующего устройства. Таким образом, канал первичного контроллера DMA, к которому подключен дополнительный контроллер, программируется на выполнение каскадного режима и служит только для определения приоритета дополнительного устройства и транзита сигнала HRQ и HLDA в CPU. Все другие сигналы каскадного канала первичного контроллера DMA в формировании циклов в подсистеме DMA не участвуют.

Режим память-память.
Этот режим предназначен для передачи блоков данных из одного адресного пространства памяти в другое с минимальными программами и временными затратами, но в PC AT не используются. В данном режиме могут работать только нулевой и первый канал контроллеров.

Типы передачи.
Каждый из трех активных режимов предполагает выполнение трех различных передач. Это чтение, запись и проверка. Передача чтения пересылает данные с памяти в периферийное устройство при активизации MEMR и IOW. Передача Запись пересылает данные с периферийного устройства в память при активизации MEMW и IOR. Проверка это псевдо-передача.
Приоритеты:
Подсистема DMA имеет 2 типа приоритета, которые можно установить программой. Первый из них фиксированный приоритет, который фиксирует каналы в последовательности, соответствующей убыванию их номеров. Низший приоритет имеет канал номер 3, а высший канал 0. После выбора какого либо канала для обслуживания запрещается вмешательство остальных каналов до тех пор пока обслуживание не прекратится.

2ой тип приоритетов.
Циклический. Последний обслуженный канал становится каналом с низшим приоритетом. При циклическом приоритете любое устройство, требующее обслуживание, непременно будет распознано после обработки максимум 3ех более приоритетных обслуживаний. Это исключает монополизацию всей системы одним каналом.
Регистры контроллеры DMA
CAR – регистр текущего адреса. Каждый канал имеет 16-разрядный регистр текущего адреса. Этот регистр хранит младшие разряды адреса, используемые во время обслуживания DMA. Адрес автоматически наращивается или уменьшается после каждой передачи, а промежуточное значение адреса запоминается в регистре во время передач.
Регистр текущего счетчика CCR
Регистр текущего счетчика слов. Этот регистр определяет количество передач, которые необходимо выполнить. Количество передач будем на единицу больше, чем число, программированное в регистре. Значение счетчика уменьшается после каждой передачи, а промежуточное значение счетчика записывается в регистр во время передач. В режиме программирования регистр CCR может быть побайтно записан или считан микропроцессором.
Базовые регистры адреса и счетчика(BAR)
Каждый канал имеет 2 регистра, регистр базового адреса и регистр базового счетчика. Эти регистры хранят начальные значения соответствующих текущих регистров. При авто-инициализации они используются для восстановления первоначальных значений текущего регистра. Базовые регистры загружаются микропроцессором поразрядно одновременно со своими текущими регистрами в режиме программирования. Считать содержимое базовых регистров нельзя.
Регистры режима.
Каждый канал имеет 6ти-разрядный регистр режима MOD. Запись в регистр производится в режиме программирования байтом, формат которого представлен на рисунке:

Для регистра режима разрешена только запись информации.

Дата добавления: 2014-01-06