ЦАП на источниках тока. ЦАП с cуммированием весовых токов

ЦАП с cуммированием весовых токов

Параллельные ЦАП

Последовательный ЦАП на переключаемых конденсаторах

ЦАП с широтно-импульсной модуляцией

Последовательные ЦАП

Основные схемы включения триггеров.

Триггеры. Принцип работы и разновидности триггеров.

Одновибраторы и генераторы.

Преобразователи кодов.

Микросхемы сумматоров.

Триггеры Шмитта.

Сложные логические элементы.

Элементы Исключающее ИЛИ.

Функции цифровых устройств.

Двоичное кодирование.

Корпуса цифровых микросхем.

Серии цифровых микросхем.

Основные обозначения на схемах.

Входы и выходы цифровых микросхем.

Уровни представления цифровых устройств.

Понятие сигнала.

Лекция № 2. Базовые понятия цифровой схемотехники.

Микроэлектронной техники.

Сравнительная оценка цифровых и аналоговых устройств

Лекция № 3. Микросхемы и их функционирование.

Лекция № 4. Простейшие логические елименты.

1. Инверторы.

2. Повторители и буферы.

Лекция № 5. Инверторы и базовые логические элементы.

1. Понятие инверторов

2. Базовые логические элементы.

3. Применение логических элементов.

Лекция № 6. Более сложные логические элементы.

Лекция 7. Комбинационные микросхемы. Сумматоры

Лекция № 8 комбинированые устройства

1. Понятие комбинированых устройств.

2. Шифраторы.

3. Виды шифраторов.

Лекция №9. Асинхронные счетчики.

1. Асинхронные счетчики.

2. Асинхронные счетчики стандартных серий

3. Истинности счетчика ИЕ5

4. Счетчик ИЕ19

Лекция № 10. Триггеры

1. Понятия тригиров.

Лекция № 11. Регистры

1. Понятие о регистре.

2. Классификация регистров.

3. Параллельные регистры.

4. Сдвиговые.

5. Регистры процессора.

6. Троичные регистры.

7. Операции в регистрах.

Лекция № 12.Синхронные счетчики

1. Общие понятия о синхронных счетчиках.

2. Режимы работы счетчиков.

3. Обьединение 2х и более счетчиков.

4. Условия правильной работы счетчиков.

Лекция № 13. Многоразрядные счетчики и счетчики делители

1. Цифровой счетчик импульсов.

2. Счетчики с последовательностным переносом.

3. Счетчик с параллельным переносом.

4. Счетчики-делители.

5. Интегральные счетчики.

Лекция № 14. Цифро-аналоговые преобразователи

Лекция № 15. Безвентельные счетчики

1. Принцип построения безвентельного счётчика.

2. Вид произведения сомножителей (групп) для построения

безвентельного счётчика.

3. Схема счётчика по модулю 3.

4. Плюсы безвентельных счётчиков.

Лекция №16. Аналого-цифровое преобразова ние

1. Основные понятия АЦП.

2. Параметры, которые характеризуют АЦП.

3. Применение АЦП.

Лекция №17. Запоминающие устройства

1. Запоминающие устройства.

2. Накопители на гибких магнитных дисках(НГМД).

3. Накопители на магнитных дисках (НМД).

4. Накопители на магнитной ленте (НМЛ).

5. Накопители на цилиндрических магнитных доменах (НЦМД).

6. Виртуальные диски(ВД).

7. Накопители на оптических дисках(НОД).

Лекция №18. Мультивибраторы

1. Общие сведения о мультивибраторах.

2. Ждущий мультивибратор.

3. Автоколебательный мультивибратор.

4. Методы улутшения параметров мультивибратора.

Лекция № 19.Мультивибраторы. Логические матрици.

1. Мультивибраторы на ЛЭ.

2. Мультивибратор с тремя ЛЭ И—НЕ

СЛОВАРЬ СОКРАЩЕНИЙ

презинтацию подготовил

студент группы 4ФБЕ

Галишева Юлия

СЛОВАРЬ СОКРАЩЕНИЙ

А	адрес
АЗУ	ассоциативное ЗУ
АЛУ	арифметико – логическое устройство
АП	автомат с памятью адресное пространство
АПЧ	автоматическая подстройка частоты
АЦП	аналого – цифровой преобразователь
БВВ (ІОВ)	блок ввода/вывода
БИС (LSI)	большая интегральная схема
БИСМ	БИС, реализованная на основе БМК
БМК (GA)	базовый матричный кристалл
БЯ	базовая ячейка
ВУ	внешнее устройство
ГПСП	генератор псевдослучайных последовательностей
ГПСЧ	генератор псевдослучайных чисел
ДНФ (SOP)	дизъюнктивная нормальная форма
ДОЗУ (DRAM)	динамическое ОЗУ
ЗГ	задающий генератор системы синхронизации
ЗУ	запоминающее устройство, память
ЗУПВ	запоминающее устройство с произвольной выборкой
ЗЭ	запоминающий элемент
ЗЯ	запоминающая ячейка
ИС	интегральная схема, ИМС (IC), чип
КЗ	короткое замыкание
КЛБ (LAB)	конфигурируемый логический блок
КМОП (CMOS)	комплементарная МОП – структура
КПДП (DMA)	контроллер прямого доступа к памяти
КЦ	командный цикл
ЛБ	логический блок
ЛВ	линия выборки (словарная)
ЛЗС	линия записи – считывания (разрядная)
ЛИЗМОП	МОП – структура с лавинной инжекцией заряда
ЛФ	логическая функция
ЛЭ (LE)	логический элемент
М	модуль счета информационная емкость ЗУ
МАБИС	матричная БИС
МБ	множительный блок
МБЯ	матричная базовая ячейка
МНОП	структура "металл – нитрид – оксид – полупроводник"
МОП (MOS)	структура "металл – оксид – полупроводник"
МПК	микропроцессорный комплект
МПС	микропроцессорная система
МСБ	множительно – суммирующий блок
МЦ	машинный цикл
МЭТ	многоэмиттерный транзистор
ОЗУ	оперативное ЗУ
ОК	открытый коллектор
ОС	обратная связь
ПБ	переключательный блок
ПБЯ	периферийная базовая ячейка
ПДП (DMA)	прямой доступ к памяти
ПЗУ (ROM)	постоянное ЗУ, постоянная память
ПЗУМ	постоянное ЗУ с масочным программированием
ПИТ (РIT)	программируемый интервальный таймер
ПКП (РIС)	программируемый контроллер прерываний
ПЛ	программируемая логика
ПЛМ (PLA)	программируемая логическая матрица
ПЛУ (PLD)	программируемое логическое устройство
ПМЛ (PAL)	программируемая матричная логика
ПМС (PIA)	программируемая матрица соединений
ППА (РРI)	программируемый параллельный адаптер
ППВМ (FPGA)	программируемая пользователем вентильная машина
ППЗУ (РROM)	программируемое постоянное ЗУ
ПС (BS)	периферийное сканирование
ПСА (РСI)	программируемый связной адаптер
ПТ (ТАР)	порт тестирования (для интерфейса JTAG)
ПТС	программируемая точка связи
ПЯ	периферийная ячейка
РИ	распределитель импульсов
РМП	реконфигурируемая матрица памяти
РОН	регистр общего назначения
РПЗУ-УФ (EPROM)	репрограммируемое ПЗУ со стиранием данных ультра-фиолетовыми лучами
РПЗУ-ЭС (EEPROM)	репрограммируемое ПЗУ с электрическим стиранием данных
РСС	регистр слова состояния
РТС	распределитель тактовых сигналов
РУ	распределитель уровней
РУС	регистр управляющего слова
САПР	система автоматизированного проектирования
СБИС (VLSI)	сверхбольшая интегральная схема
СБИС ПЛ	СБИС программируемой логики
СДНФ	совершенная дизъюнктивная нормальная форма
СОЗУ (SRAM)	статическое ОЗУ
СпИС (ASIC)	специализированная ИС
СПЛИС (СРLD)	сложная программируемая логическая ИС
ССИ (SSI)	семисегментный индикатор
Т	транзистор такт триггер
ТИ (СLK)	тактовые импульсы
ТС	третье состояние логического элемента
ТТЛ (ТТL)	транзисторно – транзисторная логика
ТТЛШ (TTLS)	ТТЛ с диодами Шотки
УАПП (UART)	универсальный асинхронный приемопередатчик
УВВ	устройство ввода/вывода
УЛМ	универсальный логический модуль
УС (CW)	управляющее слово
УСАПП (USART)	универсальный синхронно – асинхронный приемопере-датчик
ФБ	функциональный блок
ЦАП	цифроаналоговый передатчик
ЦУ	цифровой узел цифровое устройство
ША (АВ)	шина адреса
ШД (DВ)	шина данных
ШУ (СВ)	шина управления
ШФ	шинный формирователь
ЭВ	эквивалентный вентиль
ЭСЛ (ЕСL)	эмиттерно – связанная логика

Глоссарий

презинтацию подготовил

студент группы 4ФБЕ

Васильева Маргарита

Глоссарий

2D — структура ЗУ с одно координатной выборкой слов путем возбуждения линии выборки от дешифратора адреса.

2DM — структура ЗУ (модификация структуры 2D), в которой слова выби­раются поэтапно — вначале выбираются "длинные" слова с помощью де­шифрации одной части адреса, а затем из них слова нужной разрядности с помощью дешифрации другой части адреса.

3D — структура ЗУ с двухкоординатной выборкой запоминающих элементов на пересечении двух линий выборки, возбуждаемых выходами двух дешиф­раторов адреса.

А

Автомат Мура — автомат с памятью, выходные сигналы которого зависят только от состояния автомата.

Адресация абсолютная — адресация, при которой ячейке памяти или внеш­нему устройству соответствует один-единственный адрес.

Адресация неабсолютная — адресация, при которой ячейке памяти или внешнему устройству соответствует некоторая зона адресов.

Адресное ЗУ — ЗУ, в котором доступ к единицам хранения информации осуществляется по их адресу (местоположению в памяти).

Адресное пространство — диапазон адресов, к которым может обращаться процессор.

Асинхронные установочные входы — входы сброса и установки триггеров, действие которых не зависит от тактирования и доминирует над воздейст­виями других входов.

Ассоциативное ЗУ (САМ, Content Addressable Memory) — ЗУ, в котором дос­туп к единицам хранения информации осуществляется не по их адресу, а по специальному признаку (ключу).

Б

Базовый матричный кристалл (БМК) полузаказная БИС/СБИС, содержа­щая нескоммутированные схемные элементы, основа для создания требуе­мого устройства путем реализации межсоединений элементов методом ма­сочного программирования металлизации.

Вескальныйныи БМК — базовый матричный кристалл, внутренняя область которого сплошь заполнена базовыми ячейками и не содержит свободных каналов, заранее отведенных для трассировки (этот тип БМК называют кри­сталлами типа "море вентилей" или "море транзисторов").

БМК блочной структуры — базовый матричный кристалл, содержащий спе­циализированные области (логической обработки, памяти, реализации от­дельных операций и т. п.).

Библиотека функциональных ячеек — совокупность функциональных ячеек, используемых при проектировании на основе БМК, создается при его раз­работке.

Быстрый страничный доступ (FPM, Fast Page Mode) — ускоренный доступ к данным в динамических ЗУ, возможный при условии "кучности" их адресов, когда запрашиваемые данные принадлежат одной и той же странице (строке матрицы запоминающих элементов).

В

Вектор прерывания — сведения о местоположении в памяти подпрограммы обслуживания данного прерывания, пересылаемые в процессор источником запроса прерывания или контроллером прерываний.

Векторное прерывание — прерывание, для обслуживания которого требуется передать в процессор вектор прерывания.

Вентильная матрица (ВМ) — синоним понятия БМК (см. выше).

Вес кодовой комбинации — число единиц в разрядах данной комбинации.

Видеопамять — ЗУ с последовательным цикличным доступом к словам и периодом цикла, соответствующим процессу сканирования монитора элек­тронными лучами.

Витая пара — одна из распространенных конструкций линий передачи сиг­налов, представляющая собою два скрученных провода.

Волновое сопротивление — параметр линии передачи сигналов, трактуемой как "длинная линия".

Время выдержки (Hold Time) —для триггера — интервал времени после поступления синхросигнала, в течение которого входные информационные сигналы должны оставаться неизменными; в более общем смысле для двух сигналов А и В это интервал времени между началом сигнала А и окончанием сигнала В (это время называют также временем удержания).

Время предустановки (Set-Up Time) —для триггера — интервал времени до поступления синхросигнала, в течение которого входные информацион­ные сигналы должны оставаться неизменными; в более общем смысле

для двух сигналов А и В это интервал времени между началом сигнала А и началом сигнала В.

Двоичный дешифратор — устройство, преобразующее двоичный код в код "1 из N".

Двоичный счетчик — счетчик, модуль счета которого равен целой степени числа 2, а состояния кодируются двоичными числами.

Двунаправленный вывод — вывод, который в зависимосш от программиро­вания может быть использован как вход или выход микросхемы.

Двухпортовое ЗУ — ЗУ, в котором возможны одновременное чтение по од­ному адресу и запись по другому.

Демультинлексор — устройство, передающее входную величину в один из нескольких выходных каналов в зависимости от адресующего входного кода.

Динамическая реконфигурация (Run-Time Reconfiguration) — быстрая смена настроек в схемах программируемой логики, ориентированных на использо­вание в аппаратуре с многофункциональным использованием одних и тех же ИС.

Длинная линия —линия, время распространения сигнала в которой со­измеримо с длительностью фронтов передаваемых импульсов, что требует согласования волновых сопротивлений в тракте передачи сигналов; (2) не­прерывная линия межсоединений, проходящая по всей длине или ширине кристалла БИС/СБИС программируемой логики для быстрой передачи сиг­налов на большие расстояния.

ДНФ — дизъюнктивная нормальная форма представления логической функ­ции, дизъюнкция конъюнктивных термов.

ДОЗУ (DRAM) — динамическое оперативное ЗУ, запоминающими элемен­тами которого являются конденсаторы.

Дребезг контактов — последствия упругих свойств механических контактов, приводящие к появлению серий переключений вместо одного при одно­кратном изменении положения контакта.

з

Зернистость (Granularity) — характеристика логических блоков БИС/СБИС программируемой логики, связанная со степенью их сложности.

И

Информационная емкость ЗУ — максимальный объем хранимой ЗУ инфор­мации.

Интерфейс — совокупность аппаратных и программных средств, унифици­рующих процессы обмена между модулями системы.

Интерфейс с общей шиной — интерфейс, в котором адреса ячеек памяти и внешние устройства имеют общее адресное пространство.

Интерфейс с раздельной шиной — интерфейс, в котором для адресов внеш­них устройств имеется отдельное адресное пространство.

К

Канал трассировки — свободная зона на кристалле БМК. выделенная для реализации межсоединений ячеек.

Канальный БМК — базовый матричный кристалл, в конструкции которого предусмотрены определенные каналы трассировки.

Код — совокупность кодовых комбинаций, используемых для представления информации. Этот же термин используется в качестве синонима понятия "кодовая комбинация" в тех случаях, когда это не может вызвать каких-либо недоразумений.

Код "1 из N" — код, в кодовых комбинациях которого один разряд активен, а все остальные пассивны. Кодирование этим способом в английской тер­минологии именуется ОНЕ, One-Hot Encoding. Активным может считаться значение логической 1 или логического 0.

Код Грея — код, в котором соседние кодовые комбинации отличаются друг от друга только в одном разряде.

Код Хемминга — код, кодовые комбинации которого содержат несколько контрольных разрядов для проверки на четность/нечетность весов опреде­ленных групп разрядов. Обладает свойствами не только обнаружения, но и исправления ошибок единичной кратности.

Кодовая комбинация — набор из символов принятого алфавита.

Командный цикл — интервал времени, соответствующий выполнению одной команды программы.

Комбинационная цепь — схема, установившиеся значения выходных сигна­лов которой зависят только от текущих значений входных сигналов.

Компаратор (цифровой) — устройство, определяющее отношения между двумя словами.

Конвейеризация — способ повышения частоты тактирования в тракте обра­ботки данных, для реализации которого комбинационные цепи тракта раз­биваются на ступени.

Контроллер ПДП — контроллер прямого доступа к памяти, устройство, управляющее обменом данными между памятью и внешними устройствами без участия процессора.

Контроль по четности/нечетности — контроль с проверкой четности/нечет­ности веса кодовых комбинаций. Обладает свойством обнаружения ошибок единичной кратности.

Контрольный разряд — дополнительный разряд, вводимый в информацион­ное слово для обеспечения четности/нечетности его веса или веса отдель­ных групп разрядов при контроле по модулю два или с помощью кода Хемминга.

Конфигурируемый логический блок (Configurable Logic Block) — логический блок микросхем программируемой логики, настраиваемый (программи­руемый) на воспроизведение требуемых функций.

Коэффициент отражения — отношение амплитуды отраженной волны к ам­плитуде падающей волны в концах длинной линии.

Кратность ошибки — число неверных разрядов в данной кодовой комбинации.

Кратчайшая ДНФ — дизъюнктивная нормальная форма представления пе­реключательной функции, содержащая минимальное число конъюнктивных термов.

Кэш-память — особо быстродействующая память, хранящая копии инфор­мации, используемой в текущих операциях обмена с процессором.

Кэш-память наборно ассоциативного типа — вариант кэш-памяти, промежу­точный относительно вариантов с полной ассоциацией и прямым размеще­нием.

Кэш-память с полной ассоциацией — ассоциативная кэш-память с произ­вольной загрузкой данных.

Кэш-память с прямым размещением — кэш-память, в которой одна или не­сколько страниц основной памяти строго соответствуют одной строке кэш­памяти.

Кэш первого уровня (L1) — внутрипроцессорная кэш-память, размещенная на одном кристалле с процессором.

Кэш второго уровня (L2) — кэш-память, расположенная вне кристалла, на котором размещен процессор. Емкость кэш-памяти второго уровня, как правило, превышает емкость кэш-памяти первого уровня.

Л

ЛИЗМОП — МОП-транзистор с лавинной инжекцией заряда. Имеет "плавающий затвор", т. е. изолированную область над каналом, в которой можно создавать или не создавать электрический заряд, отображая гем са­мым логические состояния 1 и 0. Кроме того, может иметь или не иметь обычный управляющий затвор (варианты "с плавающим затвором" и "с двойным затвором").

Литерал — литерал логической переменной, т. е. либо сама переменная, ли­бо ее инверсия.

М

Магистрально-модульная структура — структура микропроцессорной систе­мы, в которой к одним и тем же шинам подключаются различные модули.

Мажоритарный элемент — логический элемент с нечетным числом входов, выходная величина которого определяется тем, какие сигналы (0 или 1) со­ставляют большинство среди входных сигналов.

Маскирование запросов — воздействие на сигналы запросов прерывания, прямого доступа к памяти и др., запрешаюшее обслуживание этих запросов.

Масочное программирование — запись данных в ПЗУ или задание межсо­единений в БМК, осущесталяемые при производстве кристаллов методами интегральной технологии (с помощью шаблонов металлизации).

Матричная базовая ячейка — базовая ячейка внутренней области БМК, предназначенная для реализации на ее основе функциональных ячеек.

Машинный цикл — интервал времени, составляющий часть командного цикла, соответствующий в основном обращению процессора к памяти или внешнему устройству и передаче байта (слова) в процессор или из него.

Метастабильное состояние — аномальное состояние триггера, в котором он длительное время находится вблизи равновесного состояния. Вызывается нарушением условий предустановки и выдержки информационных сигналов относительно тактирующего или другими факторами, вводящими триггер в режим, близкий к равновесному (симметричному).

Микроконтроллер — однокристальная микро ЭВМ, ориентированная на вы­полнение относительно простых алгоритмов управления техническими объ­ектами и технологическими процессами.

Микропроцессор — реализованное на одном или нескольких кристаллах программно-управляемое устройство, осуществляющее процесс обработки информации и управление им.

Микропроцессорный комплект БИС — набор микросхем, пригодных для со­вместного применения при построении микропроцессорной системы.

Микропроцессорная система — система, в которой реализован законченный процесс выполнения заданной программы, содержащая в качестве основных блоков (модулей) процессор, память, внешние устройства и интерфейсные схемы.

Минимальное кодовое расстояние — минимальное кодовое расстояние между двумя любыми кодовыми комбинациями, принадлежащими данному коду.

Минимизация логических функций — такое преобразование логических функций, которое упрощает их в смысле заданного критерия.

МНОП — транзистор со структурой "металл-нитрид-оксид-иол у провод ни к", в котором при программировании можно создавать или устранять заряд на границе слоев "нитрид-оксид", отображая тем самым логические состояния (О и 1).

Модуль счета — число состояний, которое может иметь счетчик, т. е. ем­кость счетчика.

Мультиплексор — схема пере ающая на выход одну из нескольких входных величин под управлением адресующего кода.

Однофазная синхронизация — система синхронизации, в которой на вес элементы памяти (триггеры) подаются одни и те же тактирующие сигналы.

Операция монтажной логики — логическая операция, реализуемая путем со­единения в одной точке выходов нескольких логических элементов с откры­тым коллектором или эмиттером.

Организация ЗУ — параметр ЗУ, выражаемый произведением максимально возможного числа хранимых слов на их разрядность.

Основная память — память, работающая в режиме оперативного обмена данными с процессором и, в отличие от кэш-памяти, хранящая весь объем требуемых для этого данных. В ЭВМ в качестве основной используется, как правило, память динамического типа

Открытый коллектор — тип выходной цепи логических элементов, один из вариантов выходных цепей, допускающих подключение к магистрали. Мо­жет быть использован для реализации операций монтажной логики.

П

Параллельный периферийный адаптер (Parallel Peripheral Interface) — устрой­ство, обслуживающее обмен параллельными данными между процессором и внешними устройствами.

Перекрестная помеха — помеха, порождаемая взаимным влиянием близле­жащих сигнальных линий.

Периферийное сканирование (Boundary Scan Testing) — тестирование БИС/СБИС по интерфейсу JTAG.

Полиномиальный счетчик — сдвигающий, регистр с линейными обратными связями, г. е. связями, реализованными с помощью элементов сложения по модулю два. Используются в качестве генераторов псевдослучайных после­довательностей-

Полностью заказная БИС/СБИС — микросхема, которая целиком проекти­руется по конкретному заказу и изготовляется с помощью индивидуального набора фотошаблонов для всех этапов процесса производства.

Полузаказная БИС/СБИС — микросхема, которая реализуется с использо­ванием стандартного полуфабриката (БМК), требуемое функционирование которого обеспечивается индивидуальными операциями только на заключи­тельных этапах процесса производства. Для изготовления такой микросхемы нужен существенно уменьшенный набор фотошаблонов (в сравнении с тре­бованиями изготовления полностью заказных БИС/СБИС).

Порождающая функция — функция, реализуемая настраиваемым логическим модулем, когда все его входы используются как информационные, т. е. для подачи на них аргументов.

Порт тестирования (Test Access Port) — четыре (или пять) специально выде­ленных для тестирования по интерфейсу JTAG вывода БИС/СБИС.

Приоритетный шифратор — устройство, вырабатывающее двоичный номер старшего из имеющихся на входах запросов (прерывания, прямого доступа к памяти и др.)

Программируемость в системе (In System Programmable) — свойство БИС/СБИС программируемой логики конфигурироваться непосредственно в системе, т. е. без изъятия из схемы.

Программируемая логическая матрица (Programmable Logic Array) — микро­схема для реализации системы переключательных функций, представленных в ДНФ и состоящих из единого набора конъюнктивных термов. Основа ПЛМ — последовательно включенные программируемые матрицы элемен­тов И и ИЛИ.

Программируемая матричная логика (Programmable Array Logic) — микросхе­ма для реализации системы переключательных функций, представленных в ДНФ, каждая из которых составляется из индивидуального набора относи­тельно небольшого числа конъюнктивных термов. Основа ПМЛ — последо­вательное включение программируемой матрицы элементов И и фиксиро­ванной матрицы элементов ИЛИ.

Программируемый интервальный таймер (Programmable Interval Timer) микросхема, выполняющая в системе операции, связанные с временами, частотами и интервалами.

Программируемый контроллер прерываний (ProgramrriBble Interrupt Control­ler) — микросхема, обслуживающая векторные прерывания по запросам множества источников. Реализует разнообразные способы арбитража и мас­кирования запросов.

Программируемый связной адаптер (Programmable Communication Inter­face) — микросхема, обслуживающая обмен данными между процессором и внешним устройством, оперирующим последовательными данными. Выпол­няет преобразования параллельных данных в последовательные и наоборот и необходимые интерфейсные функции.

Проектирование методом "стандартных ячеек" — проектирование БИС/СБИС, изготовляемых с помощью полного набора фотошаблонов, фрагменты которых могут заимствоваться из библиотеки готовых решений. Псевдослучайная последовательность — детерминированная и, как правило, циклическая последовательность, состоящая из нулей и единиц, характери­стики которой близки к характеристикам истинно случайной последова­тельности.

Р

Радиальное прерывание — прерывание, местоположение подпрограммы об­служивания которого заранее известно и передача в процессор сведений о нем не требуется.

Разделение термов — применяемый в микросхемах программируемой логики типа ПМЛ прием, благодаря которому тракты выработки воспроизводимых функций могут заимствовать друг у друга термы, сформированные в матрице элементов И.

Реверсивный счетчик — счетчик, направление счета в котором может изме­няться под воздействием управляющего сигнала.

Регенерация данных — необходимый для динамических ЗУ режим восста­новления хранимых данных, периодическая реализация которого предот­вращает потерю информации вследствие перезаряда запоминающих конден­саторов токами утечки.

Регистр — типовой функциональный узел цифровых устройств, выполняю­щий операции приема, хранения и выдачи данных, причем прием и выдача могут осуществляться для параллельных и/или последовательных данных.

Регистровый файл — запоминающее устройство, реализованное на основе набора регистров.

Резистор-терминатор — резистор, имеющий сопротивление, равное волно­вому сопротивлению линии передачи сигнала, включаемый в ее конце для подавления отраженных волн.

Репрограммируемое ПЗУ с ультрафиолетовым стиранием (РПЗУ-УФ, EPROM, Electrically Programmable Read-Only Memory) — запоминающее устройство, в котором перед записью новой информации старая стирается с помощью облучения кристалла ультрафиолетовыми лучами на специальном стенде в течение довольно длительного времени.

Репрограммируемое ПЗУ с электрическим стиранием (РПЗУ-ЭС, EEPROM, Electrically Erasable Programmable Read-Only Memory) — запоминающее уст­ройство, в котором перед записью новой информации старая стирается с помощью электрических сигналов, что может быть осуществлено без изъя­тия ЗУ из схемы устройства.

С

Самовосстановление после сбоя свойство автомата вхо ит раб чип и

после попадания в "лишние" (неиспользуемые) состояния без воздействия специальных сигналов установок.

Свертка по модулю — сложение по модулю значений разрядов кодовой ком­бинации.

Сегментированная система межсоединений — система коммутации, свойст­венная главным образом схемам FPGA, в которой линии связей составляют­ся из отдельных сегментов, т. е. проводяших участков, не содержащих про­граммируемых ключей. Сами сегменты соединяются друг с другом програм­мируемыми ключами.

Семисегментпый индикатор — индикатор для визуального восприятия сим­волов, в котором эти символы отображаются с помощью семи отрезков прямых (сегментов).

Синдром ошибки — слово, составленное из разрядов, значения которых оп­ределяются результатами проверок групп, входящих в кодовые комбинации кода Хемминга. Синдром указывает номер неверного разряда, подлежащего исправлению.

Синхронизатор одиночных импульсов — схема выработки по команде оди­ночного импульса, принадлежащего тактовой последовательности системы.

Синхронный автомат — автомат, элементы памяти которого принимают ин­формацию только в определенные моменты времени, тдаваемые синхро­сигналами.

Системный интерфейс — интерфейс межмодульного обмена в пределах мик­ропроцессорной системы.

Системный эквивалентный вентиль — единица измерения сложности про­граммируемых БИС/СБИС. Определение "системный" означает, что через число таких эквивалентных вентилей выражаются и сложности блоков, не относящихся к числу логических, прежде всего блоков памяти.

Сквозной ток — кратковременный импульс тока потребления микросхемы,
характерный для элементов ТТЛ(Ш) и КМОП и возникающий при их пере-
ключении.

Совершенная дизъюнктивная нормальная форма (СДНФ) — форма представ­ления переключательных (логических) функций, дизъюнкция конъюнкций одинаковой размерности, включающих литералы всех аргументов.

Статическая помехоустойчивость — устойчивость к воздействию помех, дли­тельность которых не ограничивается. Определяется амплитудами таких по­мех, не нарушающих работу элемента.

Статический рнск — кратковременные "ложные" сигналы, появляющиеся в переходных процессах па выходах схем в ситуациях, в которых согласно логическим уравнениям выходные сигналы должны оставаться неизменны­ми. Возникают как следствие задержек сигналов в цепях схемы.

Статическое ОЗУ (SRAM) — оперативное запоминающее устройство, осно­вой запоминающего элемента которого является триггер. Отличается высо­ким быстродействием.

Страничная организация памяти — организация памяти, при которой адрес ячейки рассматривается как состоящий из двух частей, причем старшая часть указывает на страницу (субмодуль), а младшая является адресом слова на данной странице (в данном субмодуле).

Схема ускоренного умножения — в данном контексте схема, реализующая алгоритм умножения "сразу на два разряда".

Счетчик — автономный автомат, который под действием входных (такти­рующих) сигналов переходит из одного состояния в другое, фиксируя по модулю в том или ином коде число поступивших на его вход сигналов, т. с. автомат с кольцевой диаграммой состояний.

Счетчик асинхронный — счетчик, разряды которого при переходе в новое состояние формируются не одновременно.

Счетчик Джонсона (счетчик Мебиуса, сдвигающий регистр с перекрестной обратной связью) — счетчик, работающий в коде Либау-Крейга.

Счетчик синхронный — счетчик, разряды которого при переходе в новое со­стояние переключаются одновременно под воздействием входного (тактирующего) сигнала.

Т

Табличный функциональный преобразователь LUT Look-Up Table) — логи­ческий блок программируемых БИС/СБИС, реализованный на основе схем программируемой памяти.

Тег — дополнительные данные, сопровождающие хранимую в кэш-памяти единицу информации и определяющие, копией содержимого какой ячейки основной памяти является эта единица информации.

Терм — в данной книге под этим термином понимается конъюнктивный терм, т. е. логическое произведение переменных (их прямых или инверсных значений).

Третье состояние — состояние "отключено", в котором выход логического элемента практически отсоединяется от нагрузки. Элементы с тремя состоя­ниями выхода (0, I и "отключено") могут подключаться к магистралям сис­тем с магистрально-модульной структурой.

Триггер — элементарный автомат, содержащий элемент памяти с емкостью один бит и схему управления записью в этот элемент памяти.

Триггер асинхронный — триггер, воспринимающий воздействия информаци­онних входных сигналов непосредственно в моменты их изменений.

Триггер-защелка — триггер типа D, имеющий режим "прозрачности" при одном уровне управляющего сигнала и режим хранения при другом.

Триггер синхронный — тактируемый триггер, воспринимающий воздействия информационных сигналов только при разрешении их приема специальным тактовым сигналом.

Триггер, управляемый уровнем — триггер, для которого сигналом разрешения приема информации является тот или иной уровень управляющего (тактирующего) сигнала. Такой триггер называют также синхронным триг­гером со статическим управлением.

Триггер, управляемый фронтом — триггер, для которого сигналом разреше­ния приема информации является перепад управляющего (тактирующего) сигнала. Такой триггер называют также синхронным триггером с динамиче­ским управлением.

Триггер D — синхронный триггер с одним информационным входом, при­нимающий состояние, соответствующее входному сигналу, по разрешению тактирующего сигнала.

Триггер JK — триггер, имеющий информационные входы установки и сбро­са, а также режим счетного триггера.

Триггер RS — триггер, имеющий информационные входы установки и сброса.

Турбо-бит — бит, программированием которого в схемах выбирается один из двух режимов — более быстродействующий (при повышении потребляе­мой схемой мощности) или менее быстродействующий (более экономичный по потребляемой мощности).

У

Универсальный логический модуль — устройство, воспроизводящее любую функцию заданного числа аргументов

Ф

Фиксированный приоритет — приоритет, присвоенный данному запросу (входу) и не изменяющийся в процессе работы системы.

Флэш-память — высококачественная репрограммируемая память на элемен­тах типа EEPROM, в которой стирание данных производится электрически­ми сигналами для всего кристалла либо для отдельных блоков (симметричных или несимметричных).

Функциональная ячейка — типовое схемное решение, входящее в состав библиотеки БМК и реализуемое на основе одной или нескольких базовых ячеек кристалла.

Функции возбуждения триггера — функции, определяющие такие воздейст­вия на триггеры автомата, которые переводят автомат из одного состояния в другое согласно требуемому графу переходов.

Функция генерации — вспомогательная функция, используемая при синтезе сумматоров и некоторых других устройств, в которых используются сигналы переноса. Принимает единичное значение для тех разрядов или групп раз­рядов, на выходах которых сигнал переноса возникает независимо от нали­чия или отсутствия входного переноса.

Функция прозрачности — вспомогательная функция, используемая при син­тезе сумматоров и некоторых других устройств, в которых используются сигналы переноса. Принимает единичное значение для тех разрядов или групп разрядов, на выходах которых сигнал переноса возникает только при наличии входного переноса.

ц

Цикл ЗУ — минимальный интервал времени между соседними однотипны­ми обращениями к ЗУ. Соответственно типу обращения различают циклы чтения, записи и др.

Циклический (круговой) приоритет — порядок обслуживания запросов (прерывания, прямого доступа к памяти и др.), для которого источники за­просов равноправны. Равноправность источников запросов достигается тем, что их приоритеты изменяются при работе системы — после обслуживания источник получает низший приоритет, который постепенно повышается по мере обслуживания других источников запросов.

э

Эквивалентный вентиль — группа схемных элементов, соответствующая воз­можности реализации на ней функции вентиля (чаще всего 2И-НЕ, 2ИЛИ-НЕ). Понятие "эквивалентный вентиль" используется при оценке сложности (уровня интеграции) БМК и БИС/СБИС программируемой логики. Энергоиезависнмость - свойство запоминающего устройства сохранить ин­формацию при отключении питающих напряжений.

Я

Ячейки периферийного сканирования (Boundary Scan Cells) — дополнитель­ные схемы в составе БИС/СБИС, обеспечивающие реализуемость их тести­рования по интерфейсу JTA

Дата добавления: 2014-01-06