Прискорювач виконання команд

Архітектура мікропроцесорного ядра з конфігурованим прискорювачем

Всі існуючі серії ПЛІС мають недостатню швидкість зміни конфігурації і частіше всього не допускають зміни тільки частини конфігурації або керованого переконфігурування в процесі виконання алгоритму. Така поведінка програмованого середовища важлива для застосувань, де це середовище використовується як прискорювач обчислень, який змінює виконувані функції межах одного циклу основного алгоритму. Крім того, архітектура широковживаних ПЛІС призначена для реалізації невизначеної множини логічних функцій, тобто вона є надлишковою. Ця надлишковість потребує надмірної програмуючої (конфігуруючої) інформації, що додатково зменшує як швидкість переконфігурування, так і швидкодію програмованого середовища в цілому.

Тому за останнє десятиріччя було розроблено декілька різновидів архітектур конфігурованих обчислювачів, метою яких було мінімізувати вище приведені недоліки. Загальною ознакою цих архітектур є те, що конфігуроване обчислювальне середовище служить як прискорювач обчислень мікропроцесорного ядра. Далі розглядаються особливості цих архітектур.

При розгляданні проблеми прискорення обчислень в мікропроцесорах зі складною системою команд (СISC) в першу чергу виникає думка прискорити виконання складних команд і процедур в додатковому блоці, який приєднаний безпосередньо до ядра мікропроцесора як математичний співпроцесор. Прикладами таких конфігурованих комп’ютерів є проект PRISC, який проводився в Гарвардському університеті, проект Chimaera який проводився в університеті Northwestern і проект ConCISe науково-дослідної лабораторії фірми Філіпс. Структура такого конфігурованого комп’ютера показана на рисунку 6.

Рис. 6 – Архітектура конфігурованого прискорювача виконання команд

Початкові дані для конфігурованого прискорювача поступають з регістрів мікропроцесора, обчислення виконуються на конфігурованій логічній схемі і результати поступають безпосередньо назад в регістри. Для такої архітектури були розроблені оптимізуючі компілятори з мови Сі, які шукали в програмі ланцюжки команд, які часто виконуються і заміняли їх на виклики процедур, які реалізувались за допомогою конфігурованої логіки. Прошивка (конфігурація) логіки завантажувалась в прискорювач по мірі викликів процедур за законом функціонування кеш - пам’яті.

В даній архітектурі з кожним викликом іншої процедури необхідно перевантажувати прошивку, крім того, часові витрати на пересилку даних між мікропроцесором і прискорювачем є високими, а складність виконуваних функцій – невелика із-за того, що проміжні результати не можна запам’ятовувати в прискорювачі. Тому загальне прискорення обчислень в такій архітектурі оцінюється як двократне i тільки на незначній кількості задач.

СРС: Реконфігурований конвеєр; Система неоднорідних обчислювальних ресурсів з реконфігурованими зв’язками; Решітка процесорних елементів з конфігурованими зв’язками; Конфігуроване ядро процесорного елементу; Реалізація алгоритмів в конфігурованих комп’ютерах.

Дата добавления: 2014-01-07