Базовые логические элементы. Триггеры, регистры, счетчики

Классификация цифровых устройств

По принципу действия все логические устройства делятся на два класса: комбинационные схемы и цифровые автоматы (последовательностные устройства).

Комбинационными схемами (автоматами без памяти) называют ло­гические устройства, выходные сигналы которых (выходное слово Y) в любой дискретный момент времени t _i однозначно определяются только входными сигналами (входным словом Х), поступающими в тот же момент времени.

Комбинационную схему можно представить в виде т - k -полюсного элемента (рисунок 2). Входное двоичное слово (входной алфавит) комбинационной схемы задается набором символов х_i (Х = (х₁ х₂... х_т)), а выходное слово (выходной алфавит) принимает значения из выходных символов у_j (Y = (у₁ у₂ ... у_k).

Рисунок 2

Закон функционирования КС определен, если задано со­ответствие между ее входными и выходными словами, на­пример, словесно, в виде таблицы истинности или в аналитической форме с использованием булевых функций.

Цифровым автоматом (последовательностным устройством) называют логическое устройство, выходные сигналы которого (выходное слово Y) определяются не только действующей в данный момент времени t_i комбинацией входных переменных (входным словом Х), но и внутренним состоянием устройства, ко­торое явилось результатом воздействия на него входных слов в предыдущие такты (t_i-1, t_i-2 и т.д.).

Таким образом, комбинация входного слова и текущего состояния автома­та в данном такте определяет не только выходное слово, но и то состояние, в которое автомат перейдет к началу следую­щего такта.

Цифровой автомат содержит память, состоящую из запоми­нающих элементов (ЗЭ) - триггеров, элементов задержки и др., фиксирующих состояние, в котором он находится. Ком­бинационная схема не содержит ЗЭ. Поэтому ее и называют ав­томатом без памяти или примитивным автоматом.

Структурная схема цифрового автомата показана на рисунке 3. Автомат с памятью задается тремя наборами переменных: Х, Y и Q, где Q – набор переменных, которые отображают внутреннее состояние схемы.

Рисунок 2

Для описания цифрового автомата должны быть указаны:

а) входной алфавит Х = (х₁, х₂, …, х_т);

б) выходной алфавит Y = (у₁, у₂, …, у_k);

в) алфавит внутренних состояний Q = (q₁, q₂, …, q_l);

г) начальное состояние автомата Q_t;

д) функцию перехода А (Q, х), однозначно определяющую зависимость состояния автома­та Q (t + 1) в такте t + 1 от состояния автомата Q (t) и входного сигнала x (t) в такте t и функцию выходов В (Q, х), однозначно определяющую зависимость выходного сигнала Y (t) от состояния автомата Q (t) и входного сигнала x (t) в такте t.

Различают два типа цифровых автоматов.

Автомат, у которого выходные переменные в любом такте t_i зависят от внутреннего состояния и от входных переменных, называется автоматом Мили и задается уравнением

у_j = f (Q_i, х_i).

Автомат, у которого выходные переменные в любом такте t_i зависят только от внутреннего состояния в t_{i- 1} - м такте, называется автоматом Мура и задается уравнением

y_i = f (Q_i).

Примером автомата Мура является триггер.

Функции переходов и выходов могут задаваться различны­ми способами, например, в форме таблиц или с помощью графов. При задании в виде графов состояния авто­мата представляются вершинами, а переходы из состояния в состояние - дугами. На дугах указываются значения входных сигналов, вызывающих соответствующие переходы. Выходные сигналы автомата Мура указываются рядом с вершинами гра­фа. Выходные сигналы автомата Мили, вырабатываемые перед переходом, указываются на соответствующих дугах.

Для описания алгоритмов работы и структуры комбинационных схем используют аппарат алгебры логики (булевой алгебры). Этот аппарат применим к двоичным (булевым) переменным.

Булевыми переменными называются переменные х₁, х₂, …, х_п, которые могут принимать только два значения – 0 и 1. Функция от двоичных переменных f (x₁, х₂,..., х_п) назы­вается булевой функцией (логической функцией), если она, так же как и ее аргументы, принимает только два значения: 0 и 1.

В основе алгебры логики лежит три логических операции:

- логическое отрицание (операция НЕ, инверсия), обозначаемое надчеркиванием над логической переменной или логическим выражением;

- логическое сложение (операция ИЛИ, дизъюнкция), обозначаемое знаком «+» или «Ú»;

- логическое умножение (операция И, конъюнкция), обозначаемое одним из знаков: «´», «×», «&» или «Ù».

Каждая логическая операция задает соответствующую логическую функцию. Следовательно, можно говорить о трех логических (булевых) функциях: конъюнкции (х ₁ & х ₂), дизъюнкции (х ₁ + x ₂), инверсии (). Число аргументов (переменных) функций дизъюнкции и конъюнкции в общем случае может быть произвольным (больше двух).

Система булевых функций называется функционально по­лной, если при помощи функций, входящих в систему, можно выразить любую сколь угодно сложную булеву функцию.

В математической логике доказывается, что если система булевых функций содержит функции конъюнкции, дизъюнкции и инверсии, то она является функционально полной.

Функциональной полнотой обладают и некоторые другие системы, например, система, состоящая из одной булевой функции И – НЕ («штрих Шеффера», ) и система, содержащая единственную булеву функцию ИЛИ – НЕ («стрелка Пирса», ).

Для физической реализации булевой функции в технике используется комбина­ционная схема, выполняющая соответствующее этой функции преобразование информации (то есть, логические операции над двоичными переменными). Такую комбинационную схему называют логи­ческим элементом.

Логическим элементом называется физическое устройство, реализующее одну из операций алгебры логики или простейшую логическую функцию. Схема, составленная из конечного числа логических элементов, называется логической схемой.

Число входов логиче­ского элемента соответствует числу аргументов воспроизво­димых им одной или нескольких булевых функций.

Подобно тому, как сложная булева функция может быть получена суперпозицией более простых функций, так и сложная комби­национная схема строится из элементарных схем – из логических элементов.

х 0	у =

Набор логических элементов для построения комбина­ционных схем является функционально полным, если реализуемые этими элементами булевы функции образуют функцио­нально полную систему функций. Так функционально полным является набор, состоящий из трех логических элементов – инвертора, конъюнктора и дизъюнктора. Условные графические обозначения и таблицы истинности этих элементов показаны, соответственно, на рисунках 3, 4, 5.

Рисунок 3

х 1	х 0	у = х 0 × х 1
0

Рисунок 4

х 1	х 0	у = х 0 + х 1
0

Рисунок 5

Как отмечалось ранее, функциональной полнотой обладают логические функции отрицание конъюнкции (И-НЕ) и отрицание дизъюнкции (ИЛИ-НЕ), для реализации которых используются соответствующие элементы Шеффера (И-НЕ) и Пирса (ИЛИ-НЕ). Условные графические обозначения и таблицы истинности этих элементов приведены, соответственно, на рисунках 6 и 7.

х 2	х 1

Рисунок 6

х 2	х 1
0

Рисунок 7

Системой логических элементов на­зывается предназначенный для построения цифровых устройств функ­ционально полный набор логических элементов, объединяемый общи­ми электрическими, конструктивными и технологическими параметра­ми, использующий одинаковый способ представления информации и одинаковый тип межэлементных связей. Система элементов чаще всего избыточна по своему функциональному составу, что позволяет строить схемы, более экономные по числу использованных элементов. Системы элементов содержат элементы для выполнения логических операций, запоминающие элементы, элементы, реализующие функции узлов ЭВМ, а также элементы для усиления, восстановления и форми­рования сигналов стандартной формы.

Элементы, входящие в состав системы, представляют собой микроминиатюризованные инте­гральные электронные схемы (микросхемы), сформированные в кри­сталле кремния с помощью специальных технологических процес­сов.

В большинстве современных систем (серий) элементов имеются микросхемы малой степени интеграции (ИС), средней степени интегра­ции (СИС) и большой степени интеграции (БИС). Логические элементы в виде схем ИС реализуют совокупность логических операций, таких, как И, ИЛИ, И - ИЛИ, И - НЕ, ИЛИ - НЕ, И - ИЛИ - НЕ и триг­геры. Логические элементы на микросхемах СИС и БИС реализуют узлы ЭВМ.

Основными параметрами системы логических элементов являются:

- уровни питающих напряжений;

- уровни сигналов для представления логических 0 и 1;

- нагрузочная способность (коэффициент разветвления по выходу);

- помехоустойчивость;

- рассеиваемая мощность;

- быстродей­ствие.

По типам базовых элементов электронных ключей разделяют несколько ти­пов интегральных элементов, где наиболее распространенными являются следующие:

а) транзисторно-транзисторная логика (ТТЛ);

б) эмиттерно-связанная логика (ЭСЛ);

в) инжекционная интегральная логика (И²Л);

г) структуры металл-оксид-полупроводник р- ипа (р -МОП);

д) структуры металл-оксид-полупроводник п -типа (п -МОП);

е) комплементарные МОП-структуры (КМОП);

ж) динамические МОП-структуры.

Логические схемы, которые изготовляются на разной конструктивно-технологической основе, значительно различаются по своим характеристи­кам, даже если они реализуют одинаковые функции. У любого из указанных видов схемотехники имеются свои преимущества и недостатки. Так, ЭСЛ отличается вы­соким быстродействием, хотя некоторые разновидности ТТЛ приближаются к ней по этому параметру. Как р -МОП-, так и п -МОП-логика широко приме­няются в микропроцессорах, а КМОП-схемотехника пользуется преимуще­ством, если важно уменьшить потребляемую мощность.

Динамические МОП-структуры используются для построения различных за­поминающих устройств. Они имеют простую организацию, в которой логиче­ское состояние определяется зарядом емкости, внутренне присущей логиче­скому элементу. И²Л применяется в интегральных схемах.

Основные параметры ИМС ТТЛ, ЭСЛ и КМОП приведены, соответственно, в таблицах 1, 2 и 3.

Таблица 1 – Основные параметры ИМС ТТЛ

Серия ИМС	Потребляемая мощность, мВт	Задержка распространения, нс	Максимальная частота, МГц	Коэффициент разветвления
		10,0
		33,0
		6,0
		9,5
		3,0
КР1533		4,0
КР1531		2,0

Таблица 2 – Основные параметры ИМС ЭСЛ

Серия ИМС	Потребляемая мощность, мВт	Задержка распространения, нс	Коэффициент разветвления	Напряжение питания, В
100, 500		2,90		-5,2
		0,75		-4,5

Таблица 3 – Основные параметры ИМС КМОП

Серия ИМС	Потребляемая мощность, мВт	Задержка распро-странения, нс	Максимальная частота, МГц	Коэффициент разветвления	Напряж. питания, В
164,
561,					3... 15
КР1561					3... 18
					2... 6

Триггер – простейшее последовательностное логическое устрой­ство, обладающее способностью длительное время находиться в одном из двух возмож­ных состояний и переходить из одного состояния в дру­гое лишь под воздействием внешних сигналов.

В отличие от комбинационных логических схем, триггеры – это логические уст­ройства с памятью. Их выходные сигналы в общем случае зависят не только от сигналов, приложенных к входам в данный момент времени, но и от сигналов, воздействовавших на них ранее (то есть, от внутреннего состояния триггера). Триггеры являются базовыми элементами для построения других последовательностных логических устройств (делителей частоты, регистров, счетчиков и др.).

Входы триггера разделяют на информационные и управляющие (вспомогательные). Информационные входы используются для управления состоянием триггера. Управ­ляющие входы обычно используются для предварительной установки триггера в некоторое состояние и для синхро­низации.

Триггеры, как правило, имеют 2 выхода: прямой Q и инверсный .

Входы триггеров принято обозначать следующим образом (таблица 4):

Обозначение	Назначение
S	Вход установки триггера в состояние «1»
R	Вход установки триггера в состояние «0»
T	Счетный вход триггера
J	Вход установки в состояние «1» в универсальном триггере
K	Вход установки в состояние «0» в универсальном триггере
D	Информационный вход установки триггера в состояние «0» или «1» (задержка)
V	Управляющий вход для разрешения приема информации
C	Вход синхронизации – разрешает схеме управления запись информации в триггер

Триггер в общем случае можно представить в виде схемы, приведенной на рисунке 8.

Рисунок 8

Как показано на схеме, в общем случае триггер состоит из ячейки памяти (ЯП) и логического устройства (ЛУ) управ­ления, преобразующего входную информацию в комбинацию сигналов, под воз­действием которых ЯП принимает одно из двух устойчивых состояний (0 или 1).

Информационные сигналы поступают на входы А и В (в каждом конкретном триггере это может быть один из входов Т, D или др.) ЛУ и преобразуются в сигналы, поступающие на внутренние входы S ’ и R ' ЯП. Процесс преобразо­вания информационных сигналов осуществляется при воздействии сигналов, подаваемых на вход V разреше­ния приема информации и вход С синхронизации, обеспечивающий тактируемый прием информации.

В про­стейшем триггере ЛУ мо­жет отсутствовать, а ин­формационные сигналы подаются непосредственно на входы S и R ЯП.

В зависимости от свойств, числа и назначения входов триггеры можно разделить на несколько видов. При этом классификация триггеров существует по нескольким признакам. Наиболее распространенной является классификация:

- по способу записи информации (асинхронные, синхронные);

- по способу синхронизации (статические, динамические);

- по способу организации логических связей.

По способу организации логических связей триггеры делятся на следующие классы:

- с раздельной установкой состояния «0» и «1» (RS -триг­гер);

- универсальный (JK -триггер);

- с приемом информации по одному входу D (D -триг­гер или элемент задержки на один такт);

- со счетным входом Т (Т -триггер).

В асинхронных триггерах изменение состояния происходит непо­средственно в момент появления соответствующего ин­формационного сигнала на входах А и В. В синхронном триггере изме­нение состояния (в соответствии с ин­формационными сигналами на входах А и В) может произойти только в момент присутствия соответствующе­го сигнала на входе С. При этом синхронизация может осуществляться импульсом (потен­циалом) или фронтом импульса (перепадом потенциала из низкого уровня в высокий или из высокого в низкий). В первом случае сигналы на информационных входах оказывают влияние на состояние триггера только при разрешающем потенциале на входе С. Во втором случае воздействие информаци­онных сигналов проявляется только в момент изменения потенциала на входе С. Универсальные триггеры могут работать как в синхронном, так и в асинхронном режимах.

Кратко рассмотрим некоторые основные типы триггеров.

Закон функционирования триггеров обычно описывают таблицей переходов, которую иногда также называют таб­лицей истинности.

Условное графическое обозначение и таблица переходов асинхронного RS -триггера приведены ниже.

Номер набора	R	S	Q t	Q t+1
				*
				*

Триггер имеет два информационных входа S (от англ. set) и R (от англ. reset) и два выхода – прямой Q и инверсный .

Триггер может быть реализован на логических элементах И-НЕ или ИЛИ-НЕ. В частности, логическая схема RS -триггера, реализованного на базе ЛЭ ИЛИ-НЕ, приведена ниже (рисунок 9).

Рисунок 9

Функционирование RS -триггера состоит в следующем. При подаче на вход S логической 1 на инверсном выходе формируется логический 0. Поскольку этот сигнал по цепи обратной связи подается на один из входов верхнего элемента ИЛИ-НЕ, а на другом его входе также действует сигнал логического 0 со входа R, на выходе Q устанавливается уровень, соответствующий логической 1. Это состояние триггера может сохраняться сколь угодно долго и не зависит от последующих изменений сигнала на входе S, если на входе R поддерживается состояние «0».

Для RS -триггера комбинация S = 1 и R = 1 является запрещенной. После такой комбинации информационных сигналов состояние триггера будет неопределен­ным (в таблице переходов обозначено «*»): на его выходе Q может быть 0 или 1.

При R = 1 (S = 0) на выходе Q получим сигнал Q = 0, а соответствующий канал обратной связи обеспечит на инверсном выходе сигнал логической единицы и т. д.

Условное графическое обозначение асинхронного RS -триггера показано на рисунке 10. Такие триггеры входят во все типы более сложных триггеров.

Рисунок 10

Простейший синхронный RS -триггер содержит кроме ЯП еще и ЛУ. На рисунке 11 показана функциональная схема и условное графическое обозначение такого триггера, реализованного на логических элементах И-НЕ.

Рисунок 11

Переключение RS -триггера, изображенного на рисунке, производится только при наличии сигнала «1» на одном из информационных входов и сигнала «1» на входе синхронизации С.

Регистром называется последовательностное логическое устройство, предназначенное для хранения п- разрядного машинного слова и для выполнения над ним поразрядных логических операций. К таким операциям можно отнести:

- прием, хранение и выдача машинного слова;

- преобразование последовательного кода в параллельный и наоборот;

- сдвиг слова влево или вправо на заданное число разрядов.

В качестве элементов памяти в регистре используется совокупность триггеров, число которых равно разрядности регистра (числу разрядов двоичного слова, подлежащих хранению). Кроме этого регистр содержит комбинационную схему, позволяющую выполнять над двоичным словом перечисленные выше операции.

Различают два вида регистров:

- накопительные (регистры памяти);

- сдвигающие.

Сдвигающие регистры делятся:

а) по способу ввода-вывода информации на:

- параллельные;

- последовательные;

- комбинированные;

б) по направлению передачи информации на:

- однонаправленные;

- реверсивные.

Рассмотрим накопительный регистр с параллельным вводом и выводом информации. Основой регистра являются D-триггеры, которые на своих выходах повторяют значения сигналов на входах X, —Х₄ (инфор­мационные входы) при логическом сигнале 1 на входе синхронизации (т. е. осуществляется параллельный ввод входной информации в регистр). На четырех двухвходо-вых элементах «И» реализованы схемы совпадения, вход­ные сигналы которых совпадают с выходными сигналами триггеров в том случае, когда на вход Y₂ подана логичес­кая единица. Таким образом осуществляется параллель­ный вывод информации.

В качестве примера рассмотрим микросхему регистра К155ИР15. Приведем условное обозначение и таблицы внутренних и выходных состояний.

Микросхема К155ИР15 представляет собой четырех­разрядный параллельный регистр памяти с тремя входны­ми состояниями. Микросхема имеет следующие выводы: D_l—D₄— информационные входы, Q\—Q^— выходы ре­гистра, С — вход синхронизации, R — вход сброса триг­геров регистра в нулевое состояние, входы Е₁ и Е₂ - для управления режимом работы регистра, Ezj и Ez₂ — для пе­ревода выходов регистра в высокоимпедансное состояние.

При El = Е2 = 0 осуществляется параллельный ввод информации со входов DI—

D4 при воздействии положи­тельного перепада на входе синхронизации С.

Хранение информации осуществляется, если хотя бы на одном из входов Е1 или Е2 действует логическая 1.

При подаче 1 на вход R осуществляется сброс тригге­ров регистра.

Если хотя бы на одном из входов EZ, или EZ₂ действу­ет логическая 1, то все выходы отключены, т. е. они пере­ведены в высокоимпедансное состояние.

На рис. 3.122 представлен сдвигающий регистр. В ис­ходном состоянии на выходах всех триггеров логический сигнал «О». При подаче логического сигнала «1» младше­го разряда числа на вход 1-го триггера он запоминается в нем в момент действия положительного перепада такто­вого импульса. Состояние же остальных триггеров не ме­няется, так как на их входах были логические сигналы «О». Во время второго тактового импульса на входе первого триггера действует логический сигнал «О», на входе второ­го триггера — логический сигнал «1», на входе третьего и четвертого — логические сигналы «О». Эти сигналы запо­минаются триггерами, на входе которых они действовали, т. е. осуществляется сдвиг единицы вправо, и т. д. Таким образом, за четыре такта осуществляется последователь­ный ввод в регистр 4-разрядного двоичного числа.

В качестве примера приведем микросхему сдвигающего регистра К155ИР13 и его таблицу состояний.

Микросхема К155ИР13 является универсальным вось­миразрядным реверсивным сдвигающим регистром и мо­жет работать в режимах последовательного ввода инфор­мации со сдвигом вправо или влево, параллельного ввода информации, хранения информации, сброса (установки нулей).

Микросхема имеет следующие входы:

Dl—D8 — для параллельного ввода информации, DR и DL — информационные входы для последовательного вво­да информации при сдвиге, соответственно вправо или влево, входы 51 и 60 — для выбора режима работы, R -вход сброса триггеров регистра в нулевое состояние и С — вход синхронизации.

Сброс триггеров осуществляется при подаче логичес­кого 0 на вход R.

При S\ = О и SQ = 1 осуществляется последовательный ввод информации со входа DR в первый разряд регистра со сдвигом вправо.

При SI = 1,.50 = 0 осуществляется последовательный ввод информации со входа DL в восьмой разряд регистра со сдвигом влево.

При 51 = 50 = 1 осуществляется параллельная запись информации со входов Dl—D8 при воздействии положи­тельного перепада на входе синхронизации С.

При 51 = iSO = 0 осуществляется режим хранен! я ин­формации.

Счетчиком называют последовательностное цифровое уст­ройство (цифровой автомат), предназначенное для подсчета числа импульсов. Счетчики находят применение в ЭВМ для формирования адресов команд, подсчета числа выполненных операций и др.

В процессе работы счет­чик последовательно изменяет свое состояние (сигналы на выходах) в определенном порядке. Количество разрешенных состояний счетчика называется коэффициентом счета К_сч. Одно из возможных состояний счетчика принимается за начальное. Если счетчик начал счет от начального состояния, то каждый импульс, кратный модулю счета К_с, снова устанавливает счетчик в начальное состояние.

Для синтеза счетчиков используются D-, T- или JK-триггеры, соединенные определенным образом. Существует несколько способов классификации счетчиков. В частности, по направлению счета счетчики делятся на: суммирующие, вычитающие и реверсивные.

Если выходные коды счетчика при поступлении входных импульсов изменяются в возрастающем порядке, то счетчик называют сум­мирующим, если в убывающем порядке – вычитающим. Счетчики, у которых направ­ление перебора кода может изменяться, называют реверсивными.

Рисунок 12

Различают счетчики синхронные и асинхронные. Если для работы счетчика требуется наличие синхросигнала, то такой счет­чик называют синхронным. Счетчики, которые работают без синхросигналов, называют асинхронными.

Обобщенная схема счетчика приведена на рисунке 12. Счетчик СТ можно пред­ставить в общем случае как устройство, содержащее входную логику, управляющую работой счетчика, и выходную логику, которая используется для указания окончания счета или формирования сигнала переноса Р. Для приведения счетчика в начальное состояние (как правило – логические ноли на всех выходах) используется сигнал сброса, поступающий на вход R.

В некоторых типах счетчиков имеется возможность устанавливать исходное состояние отличным от нулевого. Параллельный код для предварительной установки счетчика поступает на входы s ₀ ... S_n. Сигнал разрешения параллельной загрузки М останавливает счет и позволяет подготовленным на входах S ₀ ... S_n данным загрузиться в счетчик в мо­мент прихода очередного тактового импульса С. Счетчик считает тактовые импульсы, поступающие на вход С, если присутствует сигнал разрешения счета на входе V.

Выходными сигналами счетчика обычно являются сигналы, снимаемые с выхо­дов отдельных разрядов Q ₀ ... Q_n, сигнал окончания счета или сигнал переноса – Р.

В качестве примера ниже приведены (рисунок 13) функциональная схема и условное графическое обозначение четырехразрядного асинхронного суммирующего счетчика К155ИЕ5. В таблице представлено назначение выводов счетчика.

Обозначение выводов 1 и 14 указывает на то, что изменение состояний счетчика происходит по перепаду входных импульсов от высокого к низкому уровню. ИМС К155ИЕ5 является аналогом ИМС 7493.

Рисунок 13

Доцент кафедры ОТЗИ И. Щудро

Дата добавления: 2014-01-07