D-триггеры. D-триггер (от англ. delay) запоминает входную информацию при поступлении синхроимпульса

D -триггер (от англ. delay) запоминает входную информацию при поступлении синхроимпульса. Рассуждая чисто теоретически, D -триггер можно образовать из любых RS - или JK -триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

Хранение информации в D -триггерах обеспечивается за счет синхронизации, поэтому все реальные D -триггеры имеют два входа: информационный D и синхронизации С (рис. 7). В этом триггере сигнал на входе по сигналу синхронизации записывается и передается на выход.

Рис. 7. D -триггер

Так как информация на выходе остается неизменной до прихода очередного импульса синхронизации, D -триггер называют также триггером с запоминанием информации или триггером-защелкой.

Условное графическое обозначение D -триггера показано на рис. 8.

Рис. 8. Условное графическое обозначение D -триггера

D -триггер также может быть снабжен дополнительными входами асинхронной установки. Так, микросхема К561ТМ2 (рис. 9) представляет собой два триггера с динамическим управлением по входам синхронизации, имеющие входы асинхронной установки R и S.

Рис. 9. ИМС К155ТМ2

При подаче на вход S логической 0 и на вход R – логической 1 триггер устанавливается в единичное состояние (Q = 1). При подаче на вход S логической 1 и на вход R – логического 0 триггер устанавливается в нулевое состояние. При S = R = 1 триггер работает как D -триггер, повторяя на выходе Q сигнал на входе D при воздействии положительного фронта на входе синхронизации.

Дата добавления: 2014-01-07