Характеристики систем памяти микропроцессорных систем, методы доступа к памяти

Внутренняя структура микропроцессора. Схема управления выборкой команд, АЛУ, регистры процессора, схема управления прерываниями, схема управления прямым доступом к памяти, логика управления.

Функции процессора. Системная магистраль, назначение шин. Схема подключения процессора, основные выводы микросхемы процессора.

Укрупненная структурная схема элементарной микропроцессорной системы. Назначение основных функциональных узлов.

Для МП характерна 3-х шинная структура: ША, ШД, ШУ.

ПЗУ-память для чтения и хранения констант, программ. ОЗУ-память с произвольным доступом, позволяет оперативно изменять информацию во время работы. Периферийные устройства подсоединяются к шинам интерфейса (шинам МП) не непосредственно, а через программируемый периферийный адаптер (ППА) и программируемый связной адаптер (ПСА), обслуживающие периферийные устройства соответственно с передачей информации параллельным и последовательным кодом. Каждый регистр устройства ввода/вывода (УВВ), связывающий МП с одним внешним устройством называется портом. Взаимодействие элементов микропроцессорной системы между собой и с внешними устройствами осуществляется с помощью специальных аппаратных средств. Они являются программно-управляемыми и подчиняются командам центрального процессора. Совокупность этих аппаратных средств и управляющих программ называется интерфейсом.

МА-по которой передается информация о номере ячейки памяти, порта интерфейса или периферийного устройства, с которым МП обменивается данными.

МУ-по которой передается сигналы определяющие характер и последовательность действий различных узлов микропроцессорной системы, направление и вид информации.

МД-по которой осуществляется обмен информацией внутри микропроцессорной системы и вне ее, определяет формат данных.

основные функции любого процессора следующие:
1)выборка (чтение) выполняемых команд;

2)ввод (чтение) данных из памяти или УВВ;

3)вывод (запись) данных в память или УВВ;

4)обработка данных (операндов), в том числе арифметические операции над ними;

5)адресация памяти, т. е. задание адреса памяти, с которым будет производиться обмен;

6)обработка прерываний и режима прямого доступа к памяти (ПДП).

Важнейшая характеристика процессора-разрядность.Разрядность ШД-скорость работы системы.Разрядность ША-допустимая сложность системы.Кол-во линий управления определяет разнообразие режимов обмена и эффективность обмена процессора с другими устройствами системы.

Магистраль (системная шина) включает в себя три многоразрядные шины:шину данных, шину адреса,шину управления.

Шина данных служит для пересылки данных между ЦП и памятью или ЦП и устройствами ввода/вывода.Шина адреса.Выбор устройства или ячейки памяти, куда пересылаются или откуда считываются данные по шине данных, производит процессор.Каждое устройство или ячейка оперативной памяти имеет свой адрес. Адрес передается по адресной шине, причем сигналы по ней передаются в одном направлении - от процессора к оперативной памяти и устройствам (однонаправленная шина).По шине управления передаются управляющие сигналы, определяющие характер обмена информацией по магистрали и предназначенные памяти и устройствам ввода/вывода.

Микросхема процессора обязательно имеет выводы трех шин: шины адреса, шины данных и шины управления.CLK-подключение внешнего тактового сигнала и тактового резонатора (быстродействие CPU). RESET-сигнал начального сброса. Для подключения CPU к магистрали используют буферные микросхемы, обеспечивающие, если необходимо, демультиплексирвоание сигналов и электрическое буферирование сигналов магистрали. Буферные микросхемы согласуют протоколы шин процессора и магистрали если они не совпадают.

Схема управления выборкой команд выполняет чтение команд из памяти и их дешифрацию.

Арифметико-логическое устройство (или АЛУ, ALU) предназначено для обработки информации в соответствии с полученной процессором командой. Быстродействие АЛУ во многом определяет производительность процессора. Причем важна не только частота тактового сигнала, которым тактируется АЛУ, но и количество тактов, необходимое для выполнения той или иной команды.

Для повышения производительности разработчики стремятся довести время выполнения команды до одного такта, а также обеспечить работу АЛУ на возможно более высокой частоте. Другой путь повышения производительности процессора — использование нескольких параллельно работающих АЛУ.

Регистры процессора представляют собой по сути ячейки очень быстрой памяти и служат для временного хранения различных кодов: данных, адресов, служебных кодов. Операции с этими кодами выполняются предельно быстро, поэтому, в общем случае, чем больше внутренних регистров, тем лучше. Кроме того, на быстродействие процессора сильно влияет разрядность регистров. Именно разрядность регистров и АЛУ называется внутренней разрядностью процессора, которая может не совпадать с внешней разрядностью.

По отношению к назначению внутренних регистров существует два основных подхода. Первого придерживается, например, компания Intel, которая каждому регистру отводит строго определенную функцию. С одной стороны, это упрощает организацию процессора и уменьшает время выполнения команды, но с другой — снижает гибкость, а иногда и замедляет работу программы. Второй подход состоит в том, чтобы все (или почти все) регистры сделать равноправными, как, например, в 16-разрядных процессорах Т-11 фирмы DEC. При этом достигается высокая гибкость, но необходимо усложнение структуры процессора.PSW-содержит информацию о выполнении пред-й команды.

Среди общих регистров имеются регистры специального назначения: указатель стека SP (Stack Pointer), счетчик команд PC (Program Counter)

Схема управления прерываниями обрабатывает поступающий на процессор запрос прерывания, определяет адрес начала программы обработки прерывания (адрес вектора прерывания), обеспечивает переход к этой программе после выполнения текущей команды и сохранения в памяти (в стеке) текущего состояния регистров процессора. По окончании программы обработки прерывания процессор возвращается к прерванной программе с восстановленными из памяти (из стека) значениями внутренних регистров.

Схема управления прямым доступом к памяти служит для временного отключения процессора от внешних шин и приостановки работы процессора на время предоставления прямого доступа запросившему его устройству.

Логика управления организует взаимодействие всех узлов процессора, перенаправляет данные, синхронизирует работу процессора с внешними сигналами, а также реализует процедуры ввода и вывода информации.

При рассмотрении запоминающих устройств учитывают следующие характеристики:

-

Физический тип ЗУ определяется технологией изготовления. Применяются три наиболее распространенных технологии: полупроводниковая память, память с магнитным носителем информации, память с оптическим носителем  

место расположения;

- емкость;

- единица пересылки;

- метод доступа;

- быстродействие;

- физический тип;

- стоимость.

Различают четыре основных метода доступа:

- последовательный доступ, при котором ЗУ ориентировано на хранение информации в виде последовательности блоков данных, называемых записями. Время доступа зависит от положения требуемой записи в последовательности записей на носителе информации и позиции элемента внутри данной записи. Примером может служить ЗУ на магнитной ленте.

- прямой доступ, при котором каждая запись имеет адрес, отражающий ее физическое размещение на носителе информации. Обращение осуществляется как адресный доступ к началу записи, с последующим доступом к определенной единице информации внутри записи. Время доступа является величиной переменной. Такой режим характерен для магнитных дисков.

- произвольный доступ, каждая ячейка памяти имеет физический адрес. Обращение к любой ячейке занимает одно и то же время и может производиться в произвольной очередности. Примером могут служить ЗУ основной памяти.

- ассоциативный доступ позволяет выполнить поиск необходимых ячеек при совпадении отдельных битов в представлении адреса. По этому принципу построены блоки кэш-памяти.

-

Быстродействие ЗУ определяется параметрами:

- время доступа соответствует времени от момента поступления адреса до момента, когда данные заносятся в память или становятся доступными.

- длительность цикла памяти или период обращения.

- скорость передачи

7 Многоуровневая иерархическая архитектура памяти: описание каждого уровня. Основная память.

Рисунок 1 - Иерархическая архитектура памяти

По мере движения вниз по иерархической структуре:

- возрастает емкость

- возрастает время доступа

- уменьшается стоимость хранения бита

- уменьшается частота обращения со стороны центрального процессора

Самый быстрый, но и минимальный по емкости тип памяти – это внутренние регистры центрального процессора. Основная память, значительно большей емкости, располагается несколькими уровнями ниже. Между регистрами ЦП и основной памятью размещают кэш-память, которая по емкости значительно меньше основной, но существенно превосходит последнюю по быстродействию. Между основной памятью и дисками есть еще один уровень – это дисковая кэш-память, которая реализуется в виде самостоятельного ЗУ, включаемого в состав магнитного диска. Дисковая кэш-память улучшает производительность при обмене между дисками и основной памятью.

Основная память представляет собой единственный вид памяти, к которой ЦП может обращаться непосредственно. Информация, хранящаяся на внешних ЗУ, становится доступной процессору только после того, как будет переписана в основную память. Основная память может включать в себя два типа устройств: оперативные запоминающие устройства (ОЗУ-энергозависимость) и постоянные запоминающие устройства (ПЗУ-энергонезависимость).

Дата добавления: 2014-01-07