Режимы функционирования каналов таймера i8254

БИС программируемого интервального таймера i8254

Общие сведения

Подсистема таймера компьютера IBM PC AT

Назначение системного таймера:

– измерение __________________________ между событиями;

– подсчет числа _____________________, прерывание процессора по достижении их запрограммированного числа;

– управление процедурой включения/выключения электропривода устройства;

– программирование __________________________ данных между устройствами;

– __________________________ между программами.

Реализация системного таймера

Аппаратная основа – программируемый интервальный таймер (ПИТ, PIT – Programmable Interval Timer).

Варианты реализации ПИТ:

– БИС i8253 (PC XT);

– БИС i8254 (PC AT);

– i8254-совместимый компонент в составе современных наборов системной логики (чипсетов).

Предназначен для:

– получения программно-управляемых __________________________;

– генерации ______________________________.

Содержит три идентичных независимых канала. Каждый канал программируется на работу в одном из шести режимов для двоичного или двоично-десятичного вычитающего счета.

Н-р реж.	Наименование режима
	прерывание от ___________________ счета (Interrupt on terminal count)
	программируемый ждущий _____________________ (Hardware retriggerable one-shot)
	импульсный ________________________ (Rate generator)
	генератор __________ (Square wave output)
	_______________-________________ строб (Software triggered strobe)
	_____________-________________ строб (Hardware triggered strobe)

Счетчик __________________________ при достижении нулевого значения:

– режимы _,__,__,____ – счет продолжается от максимального значения (FFFF в двоичном счете, 9999 – в десятичном);

– режимы _____ – периодические; счетчик перезагружается первоначальным значением либо вновь загруженным и продолжает счет дальше.

Н-р реж.	Тип режима
0, 4	однократного выполнения функций
1, 5	с аппаратно-управляемым перезапуском
2, 3	с автоматическим перезапуском

Если в режиме 2 или 3 на вход канала подать _____________________________, на выходе будет получен сигнал, частота которого равна частоте входного, деленной на заданное ___-_____________ число (константа пересчета).

Структурная схема PIT i8254

D0-D7 (Вх/Вых) – ________________

CLK0, CLK1, CLK2 (Вход) – ________________ каналов 0-2

OUT0, OUT1, OUT2 (Выход) – ВЫХОДЫ каналов 0-2

GATE0, GATE1, GATE2 (Вход) – _______________________ каналов 0-2. Активный уровень – высокий

CS# (Вход) – ВЫБОР ТАЙМЕРА. Активный уровень – низкий

WR# (Вход) – ЗАПИСЬ. Активный уровень - низкий. Разрешает запись в регистры контроллера, если CS=0

RD# (Вход) – ЧТЕHИЕ. Активный уровень - низкий. Разрешает считывание регистров таймера в процессор, если CS=0

А1, А0 (Вход) – АДРЕС. Выбирают один из ____________________ или __________________________ (СWR) для чтения или записи.

SR. 8-разрядный регистр состояния.

CWR. 8-разрядный регистр управления предназначен для приема и хранения кода управляющего слова.

Устройство управления осуществляет управление входом/выходом счетчика-таймера в зависимости от запрограммированного _________.

OL. 16-разрядная _______________________. Используется для запоминания и хранения содержимого счетчика CE по командам "Чтение на лету" и "Обратное чтение". После выполнения этих команд содержимое OL может быть считано _________________________.

CE. 16-разрядный счетчик работает в режиме _____________. Выполняет счетные операции в двоичном или __________-_______________ коде с однобайтовыми или двухбайтовыми числами.

СR. 16-разрядный регистр предназначен для хранения ____________________ в режиме автозапуска. Содержимое изменяется только при _______________________________ или при перепрограммировании режима (запись управляющего слова). При загрузке только одного из байтов счетчика другой байт будет нулевым.

Буфер данных (DBB). Содержит восемь двунаправленных буферов, предназначенных для сопряжения таймера с системной шиной ПЭВМ.

Схема чтения/записи (RWCL). Принимает входные сигналы с системной шины и ___________________________________________ для других функциональных блоков таймера.

Дата добавления: 2014-01-07