FPU предоставляет восемь регистров для хранения данных и пять вспомогательных регистров

Регистры FPU

Каждое вещественное число имеет мантиссу, порядок и знаковый разряд.

Типы данных FPU

Для типа Double мантисса занимает младшие 52 бита, далее запятая и перед запятой должен стоять бит целой части мантиссы, но поскольку она всегда равна 1, то данный бит не требуется и соответствующий разряд отсутствует в памяти (но он подразумевается). Значение порядка в ЭВМ хранится в виде смещенного числа, т.е. к настоящему значению порядка перед записью его в память прибавляется смещение. Смещение выбирается так, чтобы минимальному значению порядка соответствовал нуль. Например, для типа Double порядок занимает 11 бит (2¹¹ =2048) и имеет диапазон от 2^-1023 до 2¹⁰²³, поэтому смещение равно 1023₍₁₀₎ = 1111111111₍₂₎. Бит с номером 63 указывает на знак числа.

Вещественные форматы, используемые в процессорах Intel:

· короткое вещественное ( Single ): бит 31 — знак мантиссы, биты 30 –23 — 8-битный порядок + 127 (2⁷-1), биты 22–0 — 23-битная мантисса без первой цифры;

· длинное вещественное ( Double ): бит 63 — знак мантиссы, биты 62–52 — 11-битный порядок + 1023 (2¹⁰-1), биты 51 – 0 — 52-битная мантисса без первой цифры;

· расширенное вещественное ( Extended ): бит 79 — знак мантиссы, биты 78–64 — 15-битный порядок + 16 383 (2¹⁴-1), биты 63–0 — 64-битная мантисса с первой цифрой (то есть бит 63 равен 1).

Регистры данных (R0 – R7) рассматриваются как стек, вершина которого называется ST(0), а более глубокие элементы — ST(1), ST(2) и так далее до ST(7).

Рис. 13. Регистры FPU

Регистр состояний SR содержит слово состояния FPU:

Регистр управления CR:

Биты 15 – 13 — зарезервированы.

Бит 12 «IC» — управление бесконечностью (поддерживается для совместимости с 8087 и 80287 — вне зависимости от значения этого бита > ).

Биты 11 – 10 «RC» — управление округлением.

Биты 9 – 8 «PC» — управление точностью.

Биты 7 – 6 — зарезервированы.

Бит 5 «РМ» — маска неточного результата.

Бит 4 «UM» — маска антипереполнения.

Бит 3 «ОМ» — маска переполнения.

Бит 2 «ZM» — маска деления на ноль.

Бит 1 «DM» — маска денормализованного операнда.

Бит 0 «IM» — маска недействительной операции.

Биты RC определяют способ округления результатов команд FPU до заданной точности (табл. 10).

Таблица 10. Способы округления

Значение RC	Способ округления
	к ближайшему числу
	к отрицательной бесконечности
	к положительной бесконечности
	к нулю

Биты PC определяют точность результатов команд FADD, FSUB, FSUBR, FMUL, FDIV, FDIVR и FSQRT (табл. 11).

Таблица 11. Точность результатов

Значение PC	Точность результатов
	одинарная точность (32-битные числа)
	зарезервировано
	двойная точность (64-битные числа)
	расширенная точность (80-битные числа)

Регистр тегов TW содержит восемь пар бит, описывающих содержание каждого регистра данных.

Регистры FIP и FDP содержат адрес последней выполненной команды (кроме FINIT, FCLEX, FLDCW, FSTCW, FSTSW, FSTSWAX, FSTENV, FLDENV, FSAVE, FRSTOR и FWAIT) и адрес ее операнда соответственно и используются в обработчиках исключений для анализа вызвавшей его команды.

Дата добавления: 2014-01-07