Программная поддержка

Назначение и применение

Новая платформа предназначается фирмой Xilinx для вполне конкретного направления рынка — коммуникационных систем с суммарной пропускной способностью 100 Гбит/с (100G). На рис. 2 показано наиболее наглядное применение Virtex–5 TXT. Если ранее для получения такой характеристики было необходимо 2 FPGA (на рис. 2 показан пример с FX130T или FX200T), то единственное устройство Virtex–5 TX240T имеет такое же количество приемопередатчиков RocketIO, как и обе микросхемы FXT. В данном случае можно говорить как о снижении цены, так и об улучшении целого ряда других показателей — уменьшении площади печатной платы, увеличении скорости разработки за счет исполнения всей системы в одном кристалле, уменьшении количества внекристальных соединений.

Переход к одночиповой реализации системы с суммарной пропускной способностью 100 Гбит/с

Платформа имеет всего два устройства, что отражает, по всей видимости, текущую потребность основных заказчиков Xilinx. Интересно отметить дальнейшее проявление практической эффективности ASMBL с точки зрения быстрого выпуска новых ПЛИС. Ранее к первым наборам микросхем уже были добавлены устройства LX155 и SX240T, а теперь, когда с выходом платформы FXT можно было предполагать некоторое затишье перед будущим переходом к новому техпроцессу, Xilinx предлагает платформу TXT с вполне определенным назначением, выпущенную именно в рамках ASMBL — путем компоновки нужного количества колонок ресурсов.

Два устройства, которые есть в линейке TXT, имеют достаточно большой логический объем и, очевидно, относятся к устройствам верхнего ценового диапазона. В их составе нет процессорных ядер PowerPC, один блок PCI Express и четыре блока EMAC. Таким образом, в части, не относящейся к приемопередатчикам, данные ПЛИС имеют «средние» (с поправкой на их достаточно большой объем) характеристики, и ресурсы общего назначения явно ориентированы на обслуживание высокоскоростных протоколов.

Для работы с платформой Virtex–5 TXT необходима САПР ISE 10.1 с обновлением SP3. Фирмой Xilinx реализованы IP–ядра для поддержки таких популярных протоколов, как Ethernet, XAUI, Aurora, PCI Express. Ввиду того, что представленные ПЛИС относятся к достаточно специфическому сегменту рынка электронных компонентов, IP–ядра для построения представленных выше 100G–систем пока разработаны несколькими фирмами — партнерами Xilinx и лицензируются отдельно. Подробная информация о характеристиках новых ПЛИС и наличии IP–ядер приведена на www.xilinx.com/virtex5txt.

Дата добавления: 2014-01-07