КАТЕГОРИИ: Архитектура-(3434)Астрономия-(809)Биология-(7483)Биотехнологии-(1457)Военное дело-(14632)Высокие технологии-(1363)География-(913)Геология-(1438)Государство-(451)Демография-(1065)Дом-(47672)Журналистика и СМИ-(912)Изобретательство-(14524)Иностранные языки-(4268)Информатика-(17799)Искусство-(1338)История-(13644)Компьютеры-(11121)Косметика-(55)Кулинария-(373)Культура-(8427)Лингвистика-(374)Литература-(1642)Маркетинг-(23702)Математика-(16968)Машиностроение-(1700)Медицина-(12668)Менеджмент-(24684)Механика-(15423)Науковедение-(506)Образование-(11852)Охрана труда-(3308)Педагогика-(5571)Полиграфия-(1312)Политика-(7869)Право-(5454)Приборостроение-(1369)Программирование-(2801)Производство-(97182)Промышленность-(8706)Психология-(18388)Религия-(3217)Связь-(10668)Сельское хозяйство-(299)Социология-(6455)Спорт-(42831)Строительство-(4793)Торговля-(5050)Транспорт-(2929)Туризм-(1568)Физика-(3942)Философия-(17015)Финансы-(26596)Химия-(22929)Экология-(12095)Экономика-(9961)Электроника-(8441)Электротехника-(4623)Энергетика-(12629)Юриспруденция-(1492)Ядерная техника-(1748) |
Банки ввода-вывода
Для создания высокопроизводительной и гибкой подсистемы ввода-вывода I/O-банки FPGA Stratix III предоставляют разработчику возможность использования различных напряжений ввода-вывода. FPGA Stratix III могут содержать до 24 банков ввода-вывода, поддерживающих более 40 различных стандартов ввода-вывода. Поддерживаемые интерфейсы внешней памяти (как уже существующие, так и новые) представлены в таблице 4. Altera предлагает разработчикам IP-ядра контроллеров внешней памяти, оптимизированные под возможности банков ввода-вывода Stratix III. При этом реализация выводов DQ/DQS обеспечивается во всех банках ввода-вывода. Таблица 4. Поддержка интерфейсов внешней памяти Для однопроводных стандартов ввода-вывода I/O-банки Stratix III поддерживают программирование скорости нарастания выходного сигнала и нагрузочную способность выходных буферов, использование встроенных калиброванных последовательных и параллельных терминирующих резисторов и компенсацию разности времен распространения выходных сигналов. Реализация дифференциальных линий стандарта LVDS также предусмотрена во всех банках ввода-вывода. Всего можно реализовать 132 полнодуплексных (132 передатчика и 132 приемника) дифференциальных каналов LVDS со скоростью передачи данных 1,25 Гбит/с. Встроенный сериализатор-десериализатор (SERDES) канала LVDS содержит аппаратный блок динамического выравнивания фазы (dynamic phase alignment, DPA). Поддерживаются программирование предыскажений (pre-emphasis) выходного сигнала и значения дифференциального выходного напряжения, а также использование встроенных калиброванных дифференциальных терминирующих резисторов. При разработке блоков ввода-вывода Stratix III большое внимание было уделено средствам обеспечения целостности сигналов. На каждые восемь линий ввода/вывода I/O-банка имеется один вывод «земли» и один вывод напряжения питания ввода/вывода. FPGA Stratix III содержат внутренние блокировочные конденсаторы как на уровне кристалла (on-die), так и встроенные в корпус микросхемы (on-package).
Дата добавления: 2014-01-07; Просмотров: 644; Нарушение авторских прав?; Мы поможем в написании вашей работы! Нам важно ваше мнение! Был ли полезен опубликованный материал? Да | Нет |