Устройства, преобразующие слова одной кодовой системы в слова другой кодовой системы, называются преобразователями кодов

Арифметические операции, выполняемые АЛУ, часто ограничиваются сложением и вычитанием, поскольку они имеют как самостоятельное значение, так и лежат в основе операций умножения и деления, соответственно.

Кодовые слова в этом случае называются операндами. Операнд - это любое число, участвующее в некоторой операции.

Арифметическо-логические устройства (АЛУ). АЛУ называется КЦУ, обеспечивающее выполнение арифметических и логических операций над кодовыми словами.

Называется последовательным

s₀ a₁ b₁ s₁ ... переносом.

При этом результат в старшем разряде сумма тора обеспечивается только после завершения распространения переноса по всем разрядам. В результате снижается быстродействие многоразрядного сумматора.

Поэтому иногда организуется параллельный перенос.

Идея метода следует из таблицы истинности для одноразрядного сумматора: перенос в следующий разряд зависит от результата переноса из предыдущего разряда только тогда, когда один из сигналов a_i и b_i равен единице.

Для организации параллельного переноса в каждом одноразрядном сумматоре дополнительно формируются два сигнала:

образование переноса g_i+1 = a_ib_i и распространение переноса h_i+1 = a_i Ú b_i.

Тогда перенос в следующий разряд формируется с использованием специальной схемы ускоренного переноса, которая обрабатывает сигналы g и h по следующему правилу:

P_i+1 = g_i+1 Ú h_i+1g_i Ú h_i+1h_ig_i-1 Ú... Ú h_ih_i-1...h₀P₀.

При организации параллельного переноса используются дополнительные логические элементы, что усложняет схему многоразрядного сумматора. Но зато достигается выигрыш в быстродействии.

Условное графическое обозначение покажем на примере четырёхразрядного АЛУ: Входы и выходы имеют следующее функциональное
Р₀ ALU назначение:

A₀ Р₀ - вход переноса из АЛУ младших разрядов. Ис-
B₀ P пользуется при наращивании разрядности обрабатывае-

A₁ G мых операндов;

B₁ C_n А, В - входы операндов А и В;

A₂ A= S - вход кода операции;

B₂ B М - вход признака операций (арифметические или ло-

A₃ гические операции);

B₃ F₀ Р, G - Выходы распространения и образования пе-

S₀ F₁ реноса, соответственно. Используются при организации

S₁ F₂ параллельного переноса - подключаются к схеме уско-

S₂ F₃ ренного переноса;

S₃ С_n - выход переноса. Используется при наращивании

M разрядности обрабатываемых операндов, а также как

знак результата при их вычитании;

А=В - выход признака (флага) равенства операндов;

F - выход результата операции.

Следует отметить, что вход Р₀ и выходы Р, G, С_n используются только при выполнении арифметических операций. Причём операции вычитания выполняются в дополнительном коде.

АЛУ выпускаются в интегральном исполнении. В маркировке микросхем АЛУ используются буквы ИА или ИП, например, К155ИП3.

При наращивании разрядности АЛУ используются микросхемы, реализующие функцию ускоренного переноса. В маркировке таких микросхем используются буквы ИП, например, К564ИП4.

Условное графическое обозначение схемы ускоренного переноса (СУП) имеет вид:

Входы и выходы имеют следующее функциональное назначение:

G0 CRU G0...G3 - входы образования переноса;

G1 G_n+x P0...P3 - входы распространения переноса;

G2 G_n+y С₀ - вход переноса;

G3 G_n+z G_n+x...G_n+z - выходы образования переноса;

P0 G_b, P_b - выходы группового образования и расп-

P1 ространения переноса, соответственно.

P2 G_b

P3 P_b Схема организации 16-разрядного АЛУ на ба-

C₀ зе 4-разрядного АЛУ с использованием СУП по-

казана на рисунке.

АЛУ Р Р3 СУП Вход переноса Р₀ АЛУ младших разрядов

P₀ G G3 соединяется с аналогичным входом СУП и явля-

G_n+z тся входом переноса 16-разрядного АЛУ.

.. G_b Выходы G_n+x, G_n+y и G_n+z соединяются с вхо-

.. дами переноса соответствующих АЛУ старших

.. P_b разрядов.

АЛУ P P0 Выходы группового переноса используются

P₀ G G0 при дальнейшем наращивании разрядности и по

C₀ функциональному назначению аналогичны

выходам P и G АЛУ.

Рассмотренная СУП способна обеспечить ускоренный перенос четырём сумматорам, а при использовании выходов группового переноса и большему их числу.

Преобразователи кодов.

В цифровых системах для представления информации используются самые различные коды.

Для перевода в цифровых устройствах чисел из десятичной системы в двоичную и обратно удобен двоично-десятичный код 8421. При использовании этого кода каждая цифра десятичного числа представляется в двоичной форме и изображается соответствующим 4-разрядным двоичным числом.

Код 8421 является естественным представлением десятичных чисел в двоичной системе.

В коде 2 из 5 все кодовые комбинации содержат только две единицы. Это свойство используется для обнаружения ошибочных комбинаций.

Существует большой класс кодов, позволяющих не только обнаруживать, но и исправлять ошибки, вызванные различными помехами.

Условное графическое обозначение преобразователей кодов имеет вид:

x₁ X/Y y₁ В виде интегральных микросхем выпускаются преоб-

x₂ y₂ разователи двоично-десятичного кода в двоичный и обрат-

.. но.

.. В маркировке этих микросхем используются бук-

x_n y_m вы ПР, например, К155ПР6.

В общем случае преобразователь n-разрядного кода в m-разрядный реализуется либо на основе типовых КЦУ, либо с помощью программируемой логической матрицы (ПЛМ).

ПЛМ - это универсальная комбинационная схема, обеспечивающая преобразование входного n-разрядного кода в выходной m-разрядный код.

ПЛМ составляет основу микросхемы преобразователя конкретного кода.

Для иллюстрации основных принципов построения ПЛМ будем использовать следующую структуру:

I Основой ПЛМ является набор
х₁ 1 1 нескольких уровней логических
х₂ 1 1 элементов заданного базиса.
... M1 Между уровнями элементов
х_n 1 1 вводятся матрицы линий М1 и М2,

......... на пересечении которых при прог-
II & &... & раммировании в нужных местах
& выполняются электрические сое-
y₁ динения.
Это делается либо на этапе из-
& y₂ готовления ПЛМ, либо пользова-
телем.
M2 В последнем случае пересече-
ния линий матриц выполняются
& y_m в виде плавких перемычек или p-
n-перехода:
III

Рассматриваемая ПЛМ обеспечивает преобразование
входного кода в соответствии с ФАЛ, представленными в СДНФ.

Дата добавления: 2014-01-07