Арифметико-логические устройства. Арифметико-логические устройства (АЛУ) – специализированные микросхемы, выполняющие в соответствии с программой на входах арифметические и логические

Арифметико-логические устройства (АЛУ) – специализированные микросхемы, выполняющие в соответствии с программой на входах арифметические и логические преобразования двоичной информации. По сравнению с приборами, работающими по жесткой, наперед заданной программе, АЛУ представляет собой устройства более высокого класса. В микропроцессорной технике АЛУ являются базовыми элементами. Они используются в сочетании с регистрами сдвига, оперативными запоминающими устройствами и другими узлами.

АЛУ дороже простых микросхем, однако благодаря универсальным свойствам, применение их в аппаратуре во многих случаях оказывается оправданным. Микросхемы АЛУ, принадлежащие к разным видам логик, в частности к ТТЛ – типа К155ИП3 и КМОП – типа 564ИП3 функционально во многом совпадают, в том числе и по разводке выводов, поэтому описание будет идти применительно к одному типу – К155ИП3.

Микросхема К155ИП3 предназначена для действий с двумя четырехразрядными двоичными словами: А=А₃А₂А₁А₀ и В=В₃В₂В₁В₀ (рис. 5.16).

Рис. 5. 16

Конкретный вид операции, выполняемой микросхемой, задается 5-разрядным кодом на входах MS₃S₂S₁S₀. Всего это АЛУ способно выполнять 2⁵=32 операции: 16 логических (И, И-НЕ, ИЛИ, ИЛИ-НЕ, исключающее ИЛИ и др.) и 16 арифметических и арифметико-логических (сложение, вычитание, удвоение, сравнение чисел и ряд иных). Операции сложения и вычитания проводятся с ускоренным переносом из разряда в разряд. Кроме того, имеется вход приема сигнала переноса С.

На выходах F₀, F₁, F₂, F₃ формируются результаты логических преобразований и арифметических действий. На выходе переноса С₄ образуется сигнал старшего (пятого) разряда при выполнении арифметических операций. Дополнительные выходы – образования ускоренного переноса G и распространения ускоренного переноса P – используются только при организации многоразрядных АЛУ в случае их сочетания с блоком ускоренного переноса К155ИП4 (или 564ИП4 в микросхемах КМОП).

Слова А и В, подлежащие обработке, могут быть представлены в положительной или отрицательной логике. Таблицы истинности для каждого варианта логики различны (табл. 5.11). Результаты арифметических операций выражены в дополнительном коде, в тех строках таблицы, где указана операция “минус 1, результат арифметических действий представлен в обратном коде.

Старший разряд кода выбора операции (вход М) опередляет характер действий, выполняемых АЛУ. Когда на этом входе сигнал высокого уровня, АЛУ производит логические операции поразрядно над каждой парой бит слов А и В. Внутренний перенос в этом режиме бездействует.

Арифметические операции выполняются, когда на входе М установлен низкий потенциал, который является также разрешающим сигналом для переноса между разрядами. Выходной результат формируется с учетом состояний входа переноса. Оба сигнала переноса – входной С и выходной С₄ - инверсны относительно сигналов на входах А и В.

Если АЛУ выполняет логико-арифметическую операцию, логическая функция реализуется поразрядно, а арифметическая с переносом.

При использовании АЛУ в качестве компаратора сигнал снимают с выхода А=В (вывод 14). Этот выход – с открытым коллектором, и к источнику питания его следует подключать через внешний резистор 1 кОм.

Режим компаратора обеспечивается при М=L, S₃S₂S₁S₀=LHHL. Когда числа А и В равны, на выходе А=В формируется сигнал высокого уровня. Одновременно сигнал на выходе С₄ (вывод 16) характеризует соотношение между числами А и В.

Для арифметических действий над словами большей длины АЛУ включают последовательно.

Таблица. 5. 11

Входы выбора функции

Вход-выход (отр. логика)

Вход-выход (пол.логика)

S₃

S₂

S₁

S₀

Лог.функция (М=Н)

Ариф. дейст. (M=L; C=L)

Лог.функция (М=Н)

Ариф. Дейст. (M=L; C=H)

L

L

L

L

`А

А минус 1

`А

А

L

L

L

H

АВ

АВ минус 1

A v B

A v B

L

L

H

L

`A v B

A`B минус 1

`АВ

A v `B

L

L

H

H

Лог. 1

Минус 1

Лог. 0

Минус 1

L

H

L

L

А v B

A плюс (А v`В)

`АВ

А плюс А`В

L

H

L

H

`В

АВ плюс (А v`В)

`В

(А v В) плюс А`В

L

H

H

L

АÅВ

А минус В минус1

АÅВ

А минус В минус1

L

H

H

H

А v`В

`А v`В

А`В

А`В минус1

H

L

L

L

`АВ

А плюс (А v В)

`А v B

Аплюс АВ

H

L

L

H

АÅВ

А плюс В

АÅВ

А плюс В

H

L

H

L

В

А`В плюс (А v В)

В

(А v`В) плюс АВ

H

L

H

H

A v B

A v B

AB

АВ минус 1

H

H

L

L

Лог.0

(А плюс А)

Лог.1

А плюс А

H

H

L

H

А`В

АВ плюс А

А v`B

(А v B) плюс А

H

H

H

L

AB

A `B плюс А

А v`B

(А v`B) плюс А

H

H

H

H

А

А

А

А минус 1

Дата добавления: 2014-01-13