JK – триггеры

Наиболее универсальным среди синхронных триггеров является IK-триггер. Его работа описывается табл. 4.9. Обозначение синхронного триггера показано на рис. 4.10, где тактовый вход обозначен С.

Как и RS-триггер, он сохраняет свое состояние при сигналах 0 на входах. Сигнал на входе I включает триггер: при I = 1, К = 0 устанавливается Q_n+1 = 1,`Q<sub>n+1</sub> = 0. Сигнал на входе К выключает триггер: при К = 1, I = 0 устанавливается Q<sub>n+1</sub> = 0,`Q_n+1 = 1. При входном сигнале I = 1, К = 1 начальное состояние триггера меняется на противоположное, что отмечает его от RS-триггера, где аналогичная комбинация сигналов запрещена.

Схемная реализация IK-триггера достаточно сложна. Их схемы содержат два или три элементарных асинхронных триггера, связанных между собой. Однако, при применении IK-триггеров в интегральном исполнении нет необходимости обращаться к их внутреннему устройству, достаточно знать параметры и логику работы триггеров. IK-триггеры часто имеют дополнительные установочные входы R и S. Эти входы – асинхронные: при R = 0, S = 1 триггер мгновенно устанавливается в единичное состояние, а при R = 1, S = 0 – в нулевое.

Таблица 4.9– Таблица истинности

синхронного IK-триггера

I	K	Q n+1
		Q n
Рисунок 4.10 – Синхронный IK -триггер   1		`Qn

На основе IK-триггера может быть построено ряд других триггеров.

Счетный Т-триггер. В нем используется только 4-я строка табл. 4.9. Для этого на входы I и К подается сигнал Лог.1, I = K = 1. В момент среза тактового импульса состояние триггера меняется на противоположное Q_n+1 = Q_n. Таким образом, счетный триггер имеет единственный вход, который обозначается Т (рис. 4.11, а).

а б

Рисунок 4.11 – Счетный триггер, обозначение на схемах (а) и временные диаграммы (б)

Из временных диаграмм (рис. 4.11, а) видно, что частота повторения сигнала Q вдвое меньше, чем частота повторения импульсов Т, т.е. Т-триггер делит частоту импульсов на 2. Счетные триггеры широко применяются в счетчиках, распределителях и делителях частоты, а также в различных переключателях.

D-триггер. В D-триггерах I = K = D, т.е. помимо тактового входа имеется только один вход D. Из табл. 4.9 (2-я и 3-я строка) видно, что в D-триггере Q_n+1 = D, т.е. триггер запоминает сигнал на входе D в момент тактового импульса и хранит его до следующего тактового импульса. Поэтому D-триггер является элементом памяти, он находит широкое применение, в том числе в регистрах. Микросхемы D-триггеров имеют особенность, которая отличает их от рассмотренных синхронных триггеров: переключение D-триггера происходит при изменении импульсов С от 0 к 1, т.е. на фронте тактового импульса. Схема и временные диаграммы D-триггера приведены на рис. 4.12.

а б

Рисунок 4.12– D-триггер, обозначение на схемах (а) и временные диаграммы (б)

ИМС Т-триггеров и D-триггеров нередко также снабжаются установочными входами R и S.

4.3 Цифровые счётчики импульсов

Цифровым счетчиком импульсов называют устройство, реализующее счет числа входных импульсов и фиксирующее это число в каком-либо коде.

Обычно счетчики строят на основе триггеров, поэтому счет импульсов ведется в двоичной системе счисления.

Простейшим является 3-х разрядный двоичный счетчик. Он содержит 3 Т – триггера, соединенных последовательно, рис. 4.13.

а б в

Рисунок 4.13 – Схема построения на Т-триггерах (а), таблица переходов (б) и условное обозначение (в) двоичного трехразрядного счетчика

В исходном состоянии Q₁ =0, Q₂ =0, Q₃ = 0. По окончании первого импульса на входе переключается в состояние «1» триггер DD1 (Q₁=1) и подготавливается к переключению триггер DD2. После окончания второго импульса триггер DD1 переключается в нулевое состояние, что обеспечивает переключение триггера DD2 (Q₂ = 1). И т.д. После восьмого импульса все триггеры возвращаются в исходное состояние и счет повторяется.

Триггер DD1 переключается после каждого входного импульса, триггер DD2 после каждого 2-го, DD3 после каждого 4-го импульса.

Рисунок 4.14 – Временные диаграммы 3-х разрядного двоичного счетчика

В общем случае количество переходов счетчика: N=2ⁿ, где n – кол-во триггеров, (n=3 N=8; n=4 N=16; n=5 N=32)

Широкое применение находит также двоично – десятичный счетчик, который строится на 4-х последовательно соединенных Т – триггерах. Для ограничения счета десятых входных импульсов вводится обратная связь, рис 4.15.

а б

Рисунок 4.15 - Схема (а) и условное обозначение (б) двоично-десятичного счетчика

Таблица 4.10 - Таблица переходов двоично-десятичного счетчика

C	Q4	Q3	Q2	Q1
		(0)1	(0)1

До 7-го входного импульса изменение состояния триггеров происходит также как и в 3-х разрядном двоичном счетчике, т.е. 1-й триггер каждым первым импульсом, 2-й – каждым вторым, третий – каждым четвёртым.

Восьмой импульс изменяет состояние всех триггеров. Однако из-за наличия обратной связи сигнал «1» с выхода Q4 поступает на входы S триггеров DD2 и DD3, устанавливая их в состояние «1», т.е. после 8-го импульса получаем комбинацию 0-1-1-1.

9-й импульс изменяет состояние триггера Q1, а после 10-го импульса все триггеры возвращаются в состояние 0 (исходное состояние).

Каждому числу отсчитанных импульсов соответствует комбинация выходных сигналов в соответствии с таблицей переходов счетчика.

4.4 Дешифраторы

Дешифратором (декодером) называют устройства, предназначенные для расшифровки различных кодовых комбинаций (слов).

Каждой кодовой комбинации на входе дешифратора соответствует «1» на одном из выходов дешифратора. Число выходов равно числу возможных кодовых комбинаций на входе.

Например двоично-десятичный (2/10) дешифратор (рис.4.16) преобразует 4-х разрядный входной код в «1» на одном из 10-ти выходов.

Рисунок 4.16 - Дешифратор счетный

Двоично-десятичный счетчик, соединненый с 2/10 – дешифратором последовательно образует 10 – ный счетчик (рис. 4.17).

а б

Рисунок 4.17– Схема (а) и условное обозначение (б) десятичного счетчика

Рассмотренные счетчики называются суммирующими. Если использовать инверсные Т – триггеры, то получим вычитающие счётчики.

Реверсивные счётчики – обеспечивают суммирование или вычитание импульсов в зависимости от того, на какой вход они поступают.

Существуют также дешифраторы, преобразующие один входной код Х в другой выходной код Y, и такие дешифраторы называются преобразователями кодов.

Дата добавления: 2014-01-13