Мультиплексори і демультиплексори

Мультиплексором (селектором) називається функціональний вузел, забезпечуючий передавання інформації, що може надходити по декількох вхідних інформаційних лініях х₀, х₁, …, х_M-1, на одну вихідну лінію F. Вибір тієї чи іншої вхідної лінії здійснюється згідно з адресовим кодом S₀, S₁, …, S_n-1, що подається на адресовий вхід вузла. При наявності n адресових входів реалізується M = 2ⁿ комбінацій адресових сигналів, і кожна комбінація відповідає вибору однієї з М вхідних ліній. Найчастіше використовуються мультиплексори “з 4 у 1” (М = 4, n =2), “з 8 у 1” (М = 8, n = 3), “з 16 у 1” (М = 16, n = 4).

S0	S1	F
		x0
		x1
		x2
		x3

Таблиця 10.2

Використовуючи табл.10.2, що описує функціонування мультиплексора “з 4 у 1”, отримуємо вираз для його вихідної функції:

F = х₀ S₀S₁ х₁S₀S₁ х₂S₀S₁ х₃S₀S₁.

S₀ S₀

S₁ S₁

x₃

x₂

F F

x₁

x₀

Мал.10.5. Логічна схема мультиплексора

Відповідна логічна схема показана на мал.10.5.

У загальному випадку вихідна функція мультиплексора “ з М у 1” приймає вигляд

F = х_im_i,

де m_i – мінтерм адресових змінних S₀, S₁, …, S_n-1; n = log₂M.

Мультиплексування при великій кількості вхідних ліній М можна виконувати пірамідальним каскадуванням мультиплексорів. На мал.10.6 наведено приклад мультиплексування “з 16 у 1” за допомогою каскадування мультиплексорів “з 4 у 1”.

У сучасних цифрових системах мультиплексори часто використовуються для отримання різних логічних функцій. Оскільки вихідна функція мультиплексора містить усі мінтерми n змінних, при подаванні на інформаційні входи відповідних значень функції, можна отримати будь-яку подану функцію n змінних. Для реалізації за допомогою мультиплексорів з n адресовими входами логічної функції m (m > n) змінних, застосовують її декомпозицію.

x₁ x₃ x₅ x₇ x₉ x₁₁ x₁₃ x₁₅ x₀ x₂ x₄ x₆ x₈ x₁₀ x₁₂ x₁₄ S₀

S₁

S₂

S₃

F

Мал.10.6. Каскадування мультиплексерів “з 4 у 1”.

S₀

S₀

F₃

х₁

S₁

S₁ F₂

F₁

x F₀

Мал.10.7. Демультиплексор “з 1 у 4”.

Для поновлення мультиплексованої інформації використовуються демультиплексори, які згідно з прийнятою адресою спрямовують інформацію у одну з М вихідних ліній. При цьому на інших виходах підтримується логічний 0. Вихідні функції демультиплексора “з 1 у М” мають вигляд F_i = xm_i, де х – значення входу.

Розглянемо приклад реалізації демультиплексора “з 1 у 4” на елементах АБО-НІ. Вихідні функції мають вигляд:

F₀ = xS₀S₁ = x S₀ S₁,

F₁ = xS₀S₁ = x S₀ S₁,

F₂ = xS₀S₁ = x S₀ S₁,

F₃ = xS₀S₁ = x S₀ S₁.

Логічна схема, виконуюча ці функції, показана на мал.10.7. При великому значенні М демультиплексування здійснюється за допомогою каскадного з’єднання демультиплексорів з меншим значенням М. Приклад демультиплексора “з 1 у 16”, побудованого на демультиплексорах “з 1 у 4”, наведений на мал.10.8.

x S₃ S₂

S₁

S₀

F₀ F₂ F₄ F₆ F₈ F₁₀ F₁₂ F₁₄

F₁ F₃ F₅ F₇ F₉ F₁₁ F₁₃ F₁₅

Мал.10.8. Каскадування демультиплексерів “з 1 у 4”.

При х = 1 демультиплексор виконує функції повного дешифратора, а при х = 0 на усіх виходах встановлюється логічний 0. Таким чином демультиплексор можна використовувати, як дешифратор, що керується сигналом на вході х.

Шляхом послідовного вмикання мультиплексорів і демультиплексорів, з’єднують групу джерел інформації з групою приймачів. Вибір адресових кодів визначає від якого джерела до якого приймача передається інформація. При одночасному (паралельному) передаванні багаторозрядного числа використовують паралельне вмикання розглянутих вище однорозрядних мультиплексорів і демультиплексорів.

Дата добавления: 2014-01-13