Центральный процессор семейства AT32UC3

В МК семейства AT32UC3, предназначенных для приложений малой и средней сложности, процессорное ядро содержит:

- встроенную систему отладки (OCD),

- модуль защиты памяти (MPU).

- ведущий интерфейс доступа к высокоскоростной шине (HSB) для выборки команд,

- ведущий интерфейс доступа к высокоскоростной шине для доступа к дан­ным

- ведомый интерфейс доступа к высокоскоростной шине для доступа к памяти RAM, встроенной в центральный процессор (для доступа к RAM не требуется полностью задействовать вы­сокоскоростную системную шину)

- специализированный интерфейс внеш­ней RAM данных реализован в архитектуре для того, чтобы осуществлять обмен данными с встроенной RAM.

Процессор МК AT32UC3 имеет трехступенчатый конвейер обработки ко­манд. Конвейер состоит из следующих ступеней (стадий):

- выборка команды (IF),

- декодирование команды (ID)

- выполнение команды (ЕХ).

Большин­ство команд выбирается, декодируется и выполняется за один тактовый цикл. Выполнение некоторых команд требует нескольких тактовых циклов, и в этом случае команда постоянно находится в стадиях ID и ЕХ конвейера в течение требуемого числа тактовых циклов.

Блок-схема обработки команд в конвейере AT32UC3

Стадия выборки команды была специально разработана, чтобы опти­мизировать вызов команды из Flash-памяти. При выборке в каждом такто­вом цикле происходит запись одной 32-разрядной или двух 16-разрядных команд во внутренний буфер команд, наличие которого гарантирует отсутствие остановов конвейерной обработки в ходе последовательного вы­полнения программы.

После выборки происходят декодирование команды и генерация необходимых сигналов для ее выполнения.

Стадия выполнения команды разбита на три параллельных секции (модуля):

- ариф­метическую секцию - арифметико-логическое устройство (ALU),

- секцию умножения (MUL) и

- секцию загрузки/сохранения (LS).

Арифметико-логическое устройство выполняет арифметические и логические операции, включая аппаратное деление. Модуль умножения выполняет операции умножения и умножения с накоплением (MAC), поддерживаемые системой команд (ISA). Модуль загрузки/сохранения выполняет операции доступа к SRAM или операции доступа к высокоскоростной шине (HSB) за один тактовый цикл. Регистры регистрового файла могут быть модифицирова­ны в течение того же самого тактового цикла, в котором происходит вы­полнение команды. Эта особенность упрощает программную трансляцию по сравнению с более длинными конвейерами, поскольку отсутствует не­обходимость в планировании кода.

Дата добавления: 2014-01-13