Базовый процессорный элемент К1804ВМ1

Расширение архитектуры Am2900

В рамках серии К1804 было выпущено ряд микросхем, отличающихся по архитектуре от АЛС ВС1,2 и ВУ1,2,4, которые были ориентированы на создание устройств прежде всего нижнего уровня. Расширение составили БИС: ВМ1 – базовый процессорный модуль, ВУ5 – секция адресной обработки, ВН1 – контроллер прерываний, ВУ6,7 – счетчики адресов для каналов ПДП и другие.

Структура ВМ1 представлена на Рис. 10.13 и представляет собой не наращиваемый 16-разрядный блок, включающий трехвходовой 16-разрядный АЛБ, селектор выбора операндов, регистровое запоминающее устройство объемом 32 слова, схемы формирования флагов и состояний, регистров данных и аккумулятора, буферных схем магистралей и схемы управления.

Рис. 10.13. Структура К1804ВМ1

Назначение выводов микросхемы приведено в Табл. 10.8

Табл. 10.8

Имя сигнала	Назначение
I(15:0)	Вход инструкции; при выполнении двухтактных инструкций на втором такте может быть применен для ввода константы
Y(15:0)	Двунаправленная шина данных; при OEY= 1 – ввод, иначе – вывод
OEY	Разрешение вывода данных по шине Y(15:0)
T(1:4)	Вход управления выбором кода условия (при OET = 0) или выход признаков состояния(при OET = 1)
OET	Разрешение выдачи признаков состояния
CT	Выход условия
SRE	Вход разрешения записи в регистр состояния; при (SRE = 0) & (IRN = 0) запись разрешена, при SRE = 1 – запрещена
IEN	Вход разрешения инструкции; при IRN = 1 запрещается запись в РЗУ, Акк и регистр состояний независимо от выполняемой инструкции. Это позволяет использовать поле I(15:0) в микрокоманде для других приемников
DLE	Вход разрешения регистра данных; при DLE = 1 информация со входа регистра передается на его выход, при DLE = 0 на выходе регистра сохраняется значение, защелкнутое с его входов на переходе DLE из «1» в «0»

Дата добавления: 2014-01-14