SIMM 30 pin

Модули оперативной памяти

Пакетный цикл

Обмен между процессором и памятью может осуществляться пакетными циклами. Стандартный пакет цикл состоит из четырёх передач, при каждой передаче передается количество байт, равное разрядности шины данных процессора. При пакетном обмене адрес ячейки процессор передает только для первой передачи, остальные адреса в пакете формирует контроллер ОП, либо интегральная микросхема.

Например пакетный цикл:

5-2-2-2

Цифры обозначают количество тактов системной шины, необходимое для передачи.

Первая передача цикла осуществляется за пять тактов; вторая, третья, четвертая передачи - соответственно за два такта.

Частота системной шины 100 МГц. Такт (Т)- это период.

50нс-20нс-20нс-20нс

Модуль – это печатная плата с установленными на неё ИМС динамической оперативной памяти.

Количество контактов разъема 30. Все контакты расположены с одной стороны разъема.

Шина данных D₇-D₀

Разрядность шины данных 8 бит=1 байт

Шина адреса МА 10 – МА 0, Разрядность шины 11 бит

Разрядность адреса ячейки

Максимальное количество ячеек

Организация модуля 4Мх8 бит (4Мх1Б)

Максимальная ёмкость 4 МБайта

Шина управления. RAS – строб адреса столбца;

CAS – строб адреса строки;

WE – режим работы.

Модули используют контроль по паритету (по чётности). К передаваемому байту добавляется контрольный бит (DP). Передаваемый байт и контрольный бит содержать чётное количество единиц. Такой контроль позволяет обнаружить нечетное количество ошибок.

Число «5»

								DP

Число«7»

								DP

Дата добавления: 2014-11-06