Сравнение быстродействия управляющих устройств

Как мы убедились, использование принципа программируемой ло­гики при построении УУ может привести к увеличению числа тактовых периодов, за которое реализуется программа, и следовательно, к сниже­нию быстродействия процессора.

Кроме того, быстродействие может снизиться дополнительно из-за большей длительности тактового периода. На рис. приведена вре­менная диаграмма работы процессора с УУ, построенным по принципу программируемой логики. В момент (при положительном фронте синхросигнала С) происходит прием в регистр адреса (РА) БМУ сформироваиного адреса следующей микрокоманды. Далее адрес из РА выдается на шину адреса и по­ступает в УП, где происходит чте­ние очередной МК. Процесс чтения завершается к моменту времени в момент в ОУ поступает МК ОУ и начинается процесс исполнения МК, кото­рый завершается к моменту В момент t4 (при положительном фронте синхросигнала) получен­ный в ОУ результат фиксируется в соответствующем регистре. В БМУ в интервале времени t1... t4 под действием МК БМУ Такой последовательный способ чтения и исполнения МК вызывает увеличение тактового периода на время, необходимое для чтения МК из УП, что является дополнительным фактором, снижающим быстродей­ствие процессора. Последний недостаток может быть устранен исполь­зованием конвейерного способа чтения и исполнения МК. При этом способе осуществляется параллельный принцип чтения и исполнения МК (в процессе исполнения в ОУ i-й МК в УП производится чтение (n + 1)-й МК); в том же тактовом периоде в БМУ формируется адрес (n + 2)-й МК. Для реализации этого способа требуется конвейерный регистр. Временная диаграмма работы процессора с конвей­ерным регистром приведена на рис.. В интервале времени t2 из конвейерного регистра выдается n-я МК ОУ, считанная из УП на предыдущем тактовом периоде. В интер­вале времени t1,... t2 она исполняется в ОУ. В этом же тактовом интервале производится чтение из УП (n + 1)-й МК по адресу, сформированному в БМУ в предшествующем тактовом периоде. В интервале времени t2...t в БМУ формируется адрес (п + 2)-й МК. При использовании схемы с конвейерным регистром длительность тактового периода может ока­заться той же (при соответствующем высоком быстродействии УП), что и в устройстве, построенном по принципу схемной логики. Однако в этом случае дополнительно увеличивается число тактовых периодов, во время которых исполняется алгоритм.

Структура микропроцессорной системы для управления современным технологическим оборудованием

Рассмотрим структурную схему микропроцессорной системы (МПС), приведенную на рис.. Функционирование МПС сводится к следующей последовательности действий: получение данных от различ­ных периферийных устройств (с клавиатуры терминала, от дисплеев, из каналов связи, от различного типа внешних запоминающих устройств), обработка данных и выдача результатов обработки на периферийные устройства (ПУ). При этом данные от ПУ, подлежащие обработке, могут поступать и в процессе их обработки.

Для выполнения этих действий в МПС кроме микропроцессора предусматриваются следующие устройства:

оперативная память (ОП), предназначенная для хранения и выдачи по запросам команд программ, определяющих работу микропроцессо- pa, различных данных (исходных данных, промежуточных и конечны результатов обработки данных в микропроцессоре);

контроллеры — устройства, обеспечивающие обмен данными раз. личных ПУ с микропроцессором и ОП.

Микропроцессор выдает на шину адреса номер (адрес) ячейки ОП в которой хранится очередная команда, и из шины управления в ОП поступают сигналы, обеспечивающие считывание содержимого указы­ваемой шиной адреса ячейки памяти. Оперативная память выдает за­прошенную команду на шину данных, откуда она принимается в микропроцессор. Здесь команда расшифровывается. Если данные, дей­ствия над которыми предусматривает команда, находятся в регистрах микропроцессора, то микропроцессор приступает к выполнению ука­занной в команде операции. Если при расшифровке команды выяснит­ся, что участвующие в операции данные находятся в ОП, то микропроцессор выставляет на шину адреса адрес ячейки, хранящей эти данные; после выдачи данных из ОП микропроцессор принимает их через Шину данных, затем выполняется операция над данными. После завершения текущей команды на шину адреса выдается адрес следую­щей команды, и описанный процесс повторяется.

Обмен данными с ПУ может осуществляться следующим образом. Группа ПУ подключается к шине данных МПС через контроллер обмена (устройства сопряжения), управляющий процессом обмена данными. До начала непосредственного обмена данными с ПУ. микропроцессор через шину данных должен выдать в контроллер информацию о режи­мах, используемых при передаче, направлениях передачи данных (от микропроцессора к ПУ либо, наоборот, от ПУ к микропроцессору), используемых в дальнейшем при обмене данными с каждым из подклю­ченных к контроллеру ПУ. Затем в момент, когда потребуется, напри­мер, передать в ОП выдаваемые из ПУ данные, микропроцессор, выполняя команду ввода, подает на контроллер соответствующие уп­равляющие сигналы; данные из ПУ принимаются в регистр контролле­ра, откуда они затем контроллером выдаются на шину данных. Далее эти данные с шины данных принимаются в микропроцессор, после чего в процессе выполнения соответствующей команды они передаются в ОП.

Аналогично происходит обмен данными в обратном направлении — от ОД к ПУ. По соответствующей команде программы осуществляется прием из ОП в микропроцессор данных, подлежащих передаче, после чего по одной из следующих команд эти данные выдаются на шину данных и через контроллер обмена передаются на УП.

Описанный обмен предполагает, что моменты обмена данными из­вестны заранее уже на этапе программирования, и в программе предус­матриваются в определенных местах соответствующие команды, обеспечиваюшие обмен. Моменты обмена могут определяться и самим устройством. Можно предусмотреть в программе соответствующие команды обмена. В этих случаях ПУ, подавая в микропроцессор определенные сигнала и переводит его в состояние так называемого прерывания. В этом состоянии микропроцессор прекращает выполнение основной програм­мы и переходит к исполнению команд другой хранящейся в ОП про­граммы (прерывающей программы), обеспечивающей обмен данными, требуемый периферийным устройством. После окончания такой преры­вающей программы микропроцессор возвращается к выполнению ос­новной программы.

Описанные способы обеспечивают низкую скорость обмена, и при­менять их целесообразно при обмене данными с низкоскоростными ПУ. При работе с высокоскоростными ПУ (такими, как запоминающие устройства на дисках и др.) используетоя так называемый режим прямо­го доступа к памяти (ПДП). В этом режиме микропроцессор отключа­ется от шин адреса и данных, предоставляя их в распоряжение ПУ для непосредственного обмена данными с ОП (без участия микропроцессо­ра). Обмен при этом организуется специальным контроллером ПДП.

В режиме ПДП ПУ обменивается с ОП не одиночными данными, а большими блоками данных. В контроллер ПДП микропроцессор пред­варительно помещает информацию, необходимую для управления об­меном (адрес ячейки ОП, куда помещается или откуда считывается первое подлежащее обмену слово, количество слов в блоке и др.). В процессе обмена контроллер ПДП выдает на шину адреса адрес ячейки ОП, после окончания передачи слова между ОП и ПУ через шину данных контроллер ПДП увеличивает на единицу значение адреса, вы­даваемого на шину адреса. После завершения передачи заданного коли­чества слов контроллер ПДП прекращает обмен, информируя об этом микропроцессор. Последний восстанавливает связь с шинами адреса и данных и продолжает выполнение программы.

Построение микропроцессоров с использованием различных микропроцессорных комплектов

Все элементы микропроцессоров с программируемой логикой — операционное устройство (ОУ), управляющая память (УП) и блок мик­ропрограммного управления (БМУ) — могут размещаться на одном кристалле, т.е. весь микропроцессор может быть выполнен в виде одной микросхемы. Так реализованы микропроцессоры в отечественных сери­ях микропроцессорных комплектов КР580 и КР1810. Управляющая па­мять микропроцессоров такого типа хранит набор микропрограмм, записанный в нее уже на этапе изготовления микросхемы на заводе. Каждая микропрограмма представляет собой последовательность мик­рокоманд, обеспечивающую выполнение некоторой несложной опера­ции. При поступлении в микропроцессор команды из ОП в УП находится соответствующая команде микропрограмма и путем последовательного считывания ее микрокоманд осуществляется прием из ОП операндов, выполнение над ними некоторых простейших действий и вызов из ОП очередной команды. В микропроцессоре серии КР580 такие микропро­граммы содержат от 4 до 17 микрокоманд. Применение микропроцес­сора, выполненного на одной микросхеме, естественно, упрощает построение микропроцессорной системы, сокращая число используе­мых в ней элементов. Кроме того, упрощается процесс программирова­ния, так как от программиста не требуется записывать выполняемые в каждом такте микрокоманды. Составляя программу, он оперирует ко­мандами, т.е. хранящимися в микропроцессоре группами микрокоманд, которые соответствуют командам.

Однако такое облегчение программирования сопровождается суще­ственным снижением скорости решения задачи. Это связано со следую­щим. Система команд, которой снабжается микропроцессор при его заводском изготовлении, универсальна в том смысле, что она позволяет программировать решение любой задачи. Но при решении конкретной задачи такая фиксированная система команд может оказаться неэффек­тивной: пользование ею потребует большого числа команд, на выпол­нение которых микропроцессор будет затрачивать много времени. Программа оказывается более эффективной (требуюшей меньшей ем­кости памяти для ее хранения и меньшего времени для исполнения), если для ее построения используется специально подобранная для данной конкретной задачи система команд. Такой прием с введением новых составленных программистом команд (т.е. модификация системы ко­манд) оказывается невозможным в микропроцессорах, реализованных в виде одной микросхемы.

В тех случаях, когда требуется обеспечивать высокую скорость реше­ния задачи, у разработчика микропроцессорного устройства возникает желание самому разработать систему команд, наилучшим образом при­способленную к решению конкретной задачи. При этом он должен знать, что ему придется преодолеть ряд трудностей, связанных с необ­ходимостью определения состава команд и построения для каждой команды соответствующей микропрограммы, если программирование ведется на языке микрокоманд. Составленные таким образом микро­программы затем записываются в постоянное запоминающее устройст­во управляющей памяти.

Рассмотрим, к каким изменениям в структуре микропроцессора при­водит обеспечение указанной выше возможности программирования на языке микрокоманд. совмещением в общей микросхеме всех элементов микропроцессора (ОУ, БМУ, УП) эта задача решается обычно путем мультиплексирова­ния шин. Например, в микропроцессоре серии КР580 для 8-разрядных выходов и входов используются общие выводы, которые переключают­ся в зависимости от направления передачи данных либо на ввод, либо на вывод данных; в микропроцессоре серии KPI8I0, оперирующем 16- разрядными данными и 20-разрядными адресами ОП, кроме объедине­ния входов и выходов данных предусматривается использование этих выводов и для части разрядов адресной информации (при этом, очевид­но, необходимо предусмотреть выдачу адреса и выдачу или прием дан­ных в различные временные интервалы). Для того чтобы разработчик микропроцессорного устройства имел возможность программировать на языке микрокоманд, он должен иметь доступ к УП для записи в нее составленных микропрограмм. Такой доступ можно обеспечить, если УП вынести из микросхемы про­цессора, как показано на рис..

Из сравнения схем на рис. и видно, что вариант на рис. потребует в микросхеме, содержащей ОУ и БМУ, предусмотреть существенно большее число выводов, чем в микросхеме на рис.. Это связано с необходимостью иметь в варианте на рис. выходы для передачи в УП адреса и входы для приема микрокоманды из УП. В результате такое построение практически окажется нереализуемым из- за чрезмерно большого числа выводов, которые пришлось бы предус­мотреть в микросхеме. В этом случае для сокращения числа выводов следует ОУ и БМУ выполнять не в общей микросхеме, а разнести в разные микросхемы, как показано на рис. Так как обеспечение высокого быстродействия требует отказа от мультиплексирования шин, то и в данном варианте число выводов в микросхеме ОУ окажется недопустимо большим. Число выводов можно сократить, если постро­ить микросхему ОУ на небольшое число разрядов обрабатываемых данных (2-, 4-, 8-разрядных данных) и обеспечить возможность наращи­вать разрядность ОУ путем объединения соответствующего числа мик­росхем, как показано на рис.

Дата добавления: 2014-12-10