Когерентность кэш- памяти в SMP- системах

Буфере переключателя и ожидают своей очереди на передачу.

Процессору 4. При возникновении конфликтов данные запоминаются в

Передаются данные от процессора 4 к процессору 0 и от процессора 6 к

Штрихпунктирной линией, возможны конфликты переключателей

Любыми процессорами. Однако при одновременной организации связи

При такой многоступенчатой коммутации возможна связь между

Данные от пары процессоров с двоичными номерами, различающимися значениями младших разрядов (например, (000) и (001), (010) и (Oil) и т.д.). В общем случае на каждый из переключателей

Переключателей. На каждый из переключателей ступени 0 поступают

стр.38

ступени подаютсяданные от двух процессоров с номерами, различающимися значением i -го бита (например, на ступени 1 это (000) и (010), (001) и (Oil) и т.д. Для переключателей ступени i сравниваются бит Xi номера процессора-источника и бит Yi номера процессора-получателя; при Xi=Yi переключатель устанавливается в режим прямой связи, а при Xi не равным Yi - в режим диагональной связи. Таким образом, реализуется отмеченный ранее принцип n -кубической коммутации («прямая связь», когда данные не передаются, и «диагональная связь», когда данные передаются).

Например, при передаче данных из процессора (000) в процессор (111) управление переключателями производится в соответствии с пунктирной линией передачи на рис. 2.7, b. Поскольку для всех переключателей управление их режимов производится на основании сравнения Xi и Y, необходимо снабжать данные заголовком, представляющим собой поразрядную сумму X(Xm-1... X1Xо) и Y{Ym-1...Y1Yo) по модулю 2. Со стороны процессора - источника вычисляется Zi = Xi + Yi, где (+ - исключающее ИЛИ), и каждый переключатель при Zi = 0 устанавливается в режим прямой связи, а при Zi = 1 - в режим диагональной связи. Длина заголовка данных не превышает т бит.

между более чем двумя процессорами, как показано на рис. 2.7, b

(блокирование). На рис. 2.7, b показана ситуация, когда одновременно

Требования, предъявляемые современными процессорами к полосе пропускания памяти можно существенно сократить путем применения больших многоуровневых кэшей. Тогда, если эти требования снижаются, то несколько процессоров смогут разделять доступ к одной и той же памяти. Начиная с 1980 года эта идея, подкрепленная широким распространением микропроцессоров, стимулировала многих разработчиков на создание небольших мультипроцессоров, в которых несколько процессоров разделяют одну физическую память, соединенную с ними с помощью разделяемой шины. Из-за малого размера процессоров и заметного сокращения требуемой полосы пропускания шины, достигнутого за счет возможности реализации достаточно большой кэш- памяти, такие машины стали исключительно эффективными по стоимости.

Дата добавления: 2014-12-16